intel F-Tile Interlaken FPGA IPDesign Exampلی یوزر گائیڈ

 

Intel® Quartus® Prime Design Suite کے لیے اپ ڈیٹ کیا گیا: 21.4
IP ورژن: 3.1.0

1. فوری اسٹارٹ گائیڈ

F-Tile Interlaken Intel® FPGA IP کور ایک سمولیشن ٹیسٹ بینچ اور ایک ہارڈ ویئر ڈیزائن فراہم کرتا ہےample جو تالیف اور ہارڈویئر ٹیسٹنگ کی حمایت کرتا ہے۔ جب آپ ڈیزائن سابقہ ​​تیار کرتے ہیں۔ample، پیرامیٹر ایڈیٹر خود بخود تخلیق کرتا ہے۔ fileڈیزائن کی نقالی، مرتب اور جانچ کے لیے ضروری ہے۔

ٹیسٹ بینچ اور ڈیزائن سابقample F-ٹائل آلات کے لیے NRZ اور PAM4 موڈ کو سپورٹ کرتا ہے۔
F-Tile Interlaken Intel FPGA IP کور ڈیزائن سابقہ ​​تخلیق کرتا ہے۔ampلینز کی تعداد اور ڈیٹا ریٹس کے درج ذیل تعاون یافتہ امتزاج کے لیے۔

ٹیبل 1. آئی پی سپورٹڈ لین اور ڈیٹا ریٹس کی تعداد کے امتزاج
Intel Quartus® Prime Pro Edition سافٹ ویئر ورژن 21.4 میں درج ذیل امتزاج کی حمایت کی گئی ہے۔ تمام
انٹیل کوارٹس پرائم پرو ایڈیشن کے مستقبل کے ورژن میں دیگر مجموعوں کی مدد کی جائے گی۔

 

شکل 1. ڈیزائن کے لیے ترقی کے مراحل Example

(1) یہ ویرینٹ انٹرلیکن لک-سائیڈ موڈ کو سپورٹ کرتا ہے۔
(2) 10-لین کنفیگریشن ڈیزائن کے لیے، F-ٹائل کو TX PMA کی 12 لین کی ضرورت ہوتی ہے تاکہ چینل سکیو کو کم سے کم کرنے کے لیے بانڈڈ ٹرانسیور کلاکنگ کو فعال کیا جا سکے۔

*دیگر ناموں اور برانڈز پر دوسروں کی ملکیت کے طور پر دعویٰ کیا جا سکتا ہے۔

F-Tile Interlaken Intel FPGA IP کور ڈیزائن سابقample مندرجہ ذیل خصوصیات کی حمایت کرتا ہے:

• اندرونی TX سے RX سیریل لوپ بیک موڈ
• خودکار طور پر مقررہ سائز کے پیکٹ تیار کرتا ہے۔
• بنیادی پیکٹ چیک کرنے کی صلاحیتیں۔
• دوبارہ جانچ کے مقصد کے لیے ڈیزائن کو دوبارہ ترتیب دینے کے لیے سسٹم کنسول استعمال کرنے کی اہلیت

تصویر 2. ہائی لیول بلاک ڈایاگرام

متعلقہ معلومات

• F-Tile Interlaken Intel FPGA IP صارف گائیڈ
• F-Tile Interlaken Intel FPGA IP ریلیز نوٹس

1.1 ہارڈ ویئر اور سافٹ ویئر کی ضروریات
سابق کو جانچنے کے لیےampلی ڈیزائن، درج ذیل ہارڈ ویئر اور سافٹ ویئر استعمال کریں:

• انٹیل کوارٹس پرائم پرو ایڈیشن سافٹ ویئر ورژن 21.4
• سسٹم کنسول Intel Quartus Prime Pro Edition سافٹ ویئر کے ساتھ دستیاب ہے۔
• ایک معاون سمیلیٹر:
  - Synopsys * VCS*
  - Synopsys VCS MX
  — سیمنز* ای ڈی اے ماڈل سم* ایس ای یا کوئسٹا*
  - Cadence* Xcelium*
• Intel Agilex™ I-Series Transceiver-SoC ڈویلپمنٹ کٹ

1.2 ڈیزائن تیار کرنا
شکل 3۔ طریقہ کار

ڈیزائن سابق بنانے کے لیے ان اقدامات پر عمل کریں۔ampلی اور ٹیسٹ بینچ:

1. Intel Quartus Prime Pro Edition سافٹ ویئر میں، کلک کریں۔ File ➤ نیا انٹیل کوارٹس پرائم پروجیکٹ بنانے کے لیے نیا پروجیکٹ وزرڈ، یا کلک کریں۔ File ➤ موجودہ انٹیل کوارٹس پرائم پروجیکٹ کو کھولنے کے لیے پروجیکٹ کھولیں۔ وزرڈ آپ کو ایک آلہ بتانے کا اشارہ کرتا ہے۔
2. ڈیوائس فیملی Agilex کی وضاحت کریں اور اپنے ڈیزائن کے لیے F-Tile والا ڈیوائس منتخب کریں۔
3. آئی پی کیٹلاگ میں، تلاش کریں اور F-Tile Interlaken Intel FPGA IP پر ڈبل کلک کریں۔ نیا آئی پی ویرینٹ ونڈو ظاہر ہوتا ہے۔
4. ایک اعلیٰ سطحی نام کی وضاحت کریں۔ آپ کے حسب ضرورت IP تغیرات کے لیے۔ پیرامیٹر ایڈیٹر IP تغیرات کی ترتیبات کو a میں محفوظ کرتا ہے۔ file نامزد .ip
5. ٹھیک ہے پر کلک کریں۔ پیرامیٹر ایڈیٹر ظاہر ہوتا ہے۔

شکل 4. سابقampلی ڈیزائن ٹیب

6. IP ٹیب پر، اپنے IP بنیادی تغیرات کے لیے پیرامیٹرز کی وضاحت کریں۔
7. سابق پرampلی ڈیزائن ٹیب میں، ٹیسٹ بینچ بنانے کے لیے سمولیشن آپشن کو منتخب کریں۔ ہارڈ ویئر ڈیزائن سابقہ ​​بنانے کے لیے ترکیب کا اختیار منتخب کریں۔ample آپ کو کم از کم تخروپن اور ترکیب کے اختیارات میں سے ایک کا انتخاب کرنا چاہیےample
8. جنریٹڈ ایچ ڈی ایل فارمیٹ کے لیے، ویریلوگ اور وی ایچ ڈی ایل دونوں آپشن دستیاب ہیں۔
9. ٹارگٹ ڈیولپمنٹ کٹ کے لیے، Agilex I-Series Transceiver-SOC ڈویلپمنٹ کٹ منتخب کریں۔

نوٹ: جب آپ ڈویلپمنٹ کٹ کا اختیار منتخب کرتے ہیں، تو پن اسائنمنٹس Intel Agilex I-Series Transceiver-SoC ڈویلپمنٹ کٹ ڈیوائس پارٹ نمبر (AGIB027R31B1E2VR0) کے مطابق سیٹ کیے جاتے ہیں اور آپ کے منتخب کردہ ڈیوائس سے مختلف ہو سکتے ہیں۔ اگر آپ کسی دوسرے پی سی بی پر ہارڈ ویئر پر ڈیزائن کی جانچ کرنا چاہتے ہیں، تو نو ڈویلپمنٹ کٹ آپشن کو منتخب کریں اور .qsf میں مناسب پن اسائنمنٹس کریں۔ file
10. جنریٹ ایکس پر کلک کریں۔ampلی ڈیزائن. منتخب کریں سابقampلی ڈیزائن ڈائرکٹری ونڈو ظاہر ہوتی ہے۔
11. اگر آپ ڈیزائن سابق میں ترمیم کرنا چاہتے ہیں۔ample ڈائریکٹری کا راستہ یا پہلے سے ظاہر کردہ نام سے (ilk_f_0_example_design)، نئے راستے پر براؤز کریں اور نئے ڈیزائن کو ٹائپ کریں۔ample ڈائریکٹری کا نام۔
12. ٹھیک ہے پر کلک کریں۔

نوٹ: F-Tile Interlaken Intel FPGA IP ڈیزائن سابق میںample، ایک SystemPLL خود بخود فوری طور پر تیار ہو جاتا ہے، اور F-Tile Interlaken Intel FPGA IP کور سے منسلک ہوتا ہے۔ ڈیزائن میں سسٹم پی ایل ایل درجہ بندی کا راستہ سابقample ہے:

example_design.test_env_inst.test_dut.dut.pll

سسٹم پی ایل ایل ڈیزائن میں سابقample ٹرانسیور کی طرح 156.26 میگاہرٹز حوالہ گھڑی کا اشتراک کرتا ہے۔

1.3 ڈائرکٹری کا ڈھانچہ
F-Tile Interlaken Intel FPGA IP کور مندرجہ ذیل کو تیار کرتا ہے۔ fileڈیزائن کے لئے s
exampلی:
شکل 5. ڈائرکٹری کا ڈھانچہ

جدول 2. ہارڈ ویئر ڈیزائن Example File تفصیل
یہ files میں ہیںample_installation_dir>/ilk_f_0_example_design ڈائریکٹری۔

ٹیبل 3. ٹیسٹ بینچ File تفصیل
یہ file میں ہےample_installation_dir>/ilk_f_0_example_design/example_design/rtl ڈائریکٹری۔

ٹیبل 4. ٹیسٹ بینچ اسکرپٹس
یہ files میں ہیںample_installation_dir>/ilk_f_0_example_design/example_design/testbench ڈائریکٹری۔

1.4 ڈیزائن کی تقلید سابقampلی ٹیسٹ بینچ
شکل 6۔ طریقہ کار

ٹیسٹ بینچ کی تقلید کے لیے ان اقدامات پر عمل کریں:

1. کمانڈ پرامپٹ پر، ٹیسٹ بینچ سمولیشن ڈائرکٹری میں تبدیل کریں۔ ڈائریکٹری کا راستہ ہے۔ample_installation_dir>/example_design/testbench.
2. اپنی پسند کے معاون سمیلیٹر کے لیے نقلی اسکرپٹ چلائیں۔ اسکرپٹ سمیلیٹر میں ٹیسٹ بینچ کو مرتب اور چلاتا ہے۔ آپ کے اسکرپٹ کو یہ چیک کرنا چاہیے کہ SOP اور EOP کا شمار سمولیشن مکمل ہونے کے بعد مماثل ہے۔

جدول 5. تخروپن کو چلانے کے اقدامات

3. نتائج کا تجزیہ کریں۔ ایک کامیاب نقلی پیکٹ بھیجتا اور وصول کرتا ہے، اور "ٹیسٹ پاسڈ" دکھاتا ہے۔
ڈیزائن کے لیے ٹیسٹ بینچ سابقample مندرجہ ذیل کاموں کو مکمل کرتا ہے:

• F-Tile Interlaken Intel FPGA IP کور کو فوری کرتا ہے۔
• PHY اسٹیٹس پرنٹ کرتا ہے۔
• میٹا فریم سنکرونائزیشن (SYNC_LOCK) اور لفظ (بلاک) کی حدود کو چیک کرتا ہے۔
  (WORD_LOCK)۔
• انفرادی لین کے مقفل اور سیدھ میں ہونے کا انتظار ہے۔
• پیکٹوں کی ترسیل شروع ہو جاتی ہے۔
• پیکٹ کے اعدادوشمار چیک کرتا ہے:
  - CRC24 غلطیاں
  - ایس او پیز
  - EOPs

مندرجہ ذیل ایسampلی آؤٹ پٹ ایک کامیاب نقلی ٹیسٹ رن کی وضاحت کرتا ہے:

نوٹ: انٹرلیکن ڈیزائن سابقampلی سمولیشن ٹیسٹ بینچ 100 پیکٹ بھیجتا ہے اور 100 پیکٹ وصول کرتا ہے۔

مندرجہ ذیل ایسampلی آؤٹ پٹ انٹرلیکن لک-سائیڈ موڈ کے لیے ایک کامیاب سمولیشن ٹیسٹ رن کی وضاحت کرتا ہے:

1.5 ہارڈ ویئر ڈیزائن کو مرتب کرنا اور ترتیب دینا Example

1. سابق کو یقینی بنائیںampلی ڈیزائن جنریشن مکمل ہو گئی ہے۔
2. Intel Quartus Prime Pro Edition سافٹ ویئر میں، Intel Quartus Prime پروجیکٹ کو کھولیں۔ample_installation_dir>/example_design.qpf>۔
3. پر پروسیسنگ مینو، کلک کریں تالیف شروع کریں۔.
4. کامیاب تالیف کے بعد، ایک .sof file آپ کی مخصوص ڈائریکٹری میں دستیاب ہے۔
   ہارڈ ویئر سابق کو پروگرام کرنے کے لیے ان اقدامات پر عمل کریں۔ampF-ٹائل کے ساتھ Intel Agilex ڈیوائس پر le ڈیزائن:
   a ڈویلپمنٹ کٹ کو میزبان کمپیوٹر سے جوڑیں۔
   ب کلاک کنٹرول ایپلیکیشن لانچ کریں، جو کہ ڈیولپمنٹ کٹ کا حصہ ہے۔ ڈیزائن سابق کے لیے نئی تعدد سیٹ کریں۔ampمندرجہ ذیل کے طور پر:
   • NRZ وضع کے لیے:
   — Si5391 (U18), OUT0: اپنی ڈیزائن کی ضرورت کے مطابق pll_ref_clk(3) کی قدر پر سیٹ کریں۔
   • PAM موڈ کے لیے:
   — Si5391 (U45), OUT1: اپنی ڈیزائن کی ضرورت کے مطابق pll_ref_clk(3) کی قدر پر سیٹ کریں۔
   — Si5391 (U19), OUT1: اپنی ڈیزائن کی ضرورت کے مطابق mac_pll_ref_clk(3) کی قدر پر سیٹ کریں۔ c کلک کریں۔ ٹولز ➤ پروگرامر ➤ ہارڈ ویئر سیٹ اپ۔
   d ایک پروگرامنگ ڈیوائس منتخب کریں۔ Intel Agilex I-Series Transceiver-SoC ڈویلپمنٹ کٹ شامل کریں۔
   e اس بات کو یقینی بنائیں موڈ پر مقرر ہے JTAG.
   f Intel Agilex I-Series ڈیوائس کو منتخب کریں اور کلک کریں۔ ڈیوائس شامل کریں۔. پروگرامر آپ کے بورڈ پر موجود آلات کے درمیان رابطوں کا خاکہ دکھاتا ہے۔
   جی کے لیے باکس کو چیک کریں۔نرم.
   h میں باکس کو چیک کریں۔ پروگرام/کنفیگر کالم
   میں. کلک کریں۔ شروع کریں۔.

1.6۔ ہارڈ ویئر ڈیزائن کی جانچample
F-tile Interlaken Intel FPGA IP ڈیزائن کو مرتب کرنے کے بعدample اور اپنے آلے کو ترتیب دیں، آپ IP کور اور اس کے رجسٹروں کو پروگرام کرنے کے لیے سسٹم کنسول کا استعمال کر سکتے ہیں۔

سسٹم کنسول کو سامنے لانے اور ہارڈ ویئر ڈیزائن سابق کی جانچ کرنے کے لیے ان اقدامات پر عمل کریں۔ampلی:

• CRC32، CRC24، اور چیکر کے لیے کوئی غلطی نہیں ہے۔
• منتقل شدہ SOPs اور EOPs کو موصول ہونے والے SOPs اور EOPs سے مماثل ہونا چاہیے۔

مندرجہ ذیل ایسampلی آؤٹ پٹ انٹرلیکن موڈ میں کامیاب ٹیسٹ رن کی وضاحت کرتا ہے:

مندرجہ ذیل ایسampلی آؤٹ پٹ انٹرلیکن لوکاسائیڈ موڈ میں کامیاب ٹیسٹ رن کی وضاحت کرتا ہے:

 

2. ڈیزائن سابقampلی تفصیل

ڈیزائن سابقample انٹرلیکن آئی پی کور کی خصوصیات کو ظاہر کرتا ہے۔

2.1. ڈیزائن سابقampلی اجزاء
سابقample ڈیزائن سسٹم اور PLL حوالہ گھڑیاں اور مطلوبہ ڈیزائن کے اجزاء کو جوڑتا ہے۔ سابقample ڈیزائن IP کور کو اندرونی لوپ بیک موڈ میں ترتیب دیتا ہے اور IP کور TX صارف ڈیٹا ٹرانسفر انٹرفیس پر پیکٹ تیار کرتا ہے۔ آئی پی کور ان پیکٹوں کو ٹرانسیور کے ذریعے اندرونی لوپ بیک راستے پر بھیجتا ہے۔

آئی پی کور ریسیور کے لوپ بیک پاتھ پر پیکٹ وصول کرنے کے بعد، یہ انٹرلیکن پیکٹوں پر کارروائی کرتا ہے اور انہیں RX صارف کے ڈیٹا ٹرانسفر انٹرفیس پر منتقل کرتا ہے۔ سابقample ڈیزائن چیک کرتا ہے کہ پیکٹ موصول اور منتقل ہوئے ہیں۔

F-Tile Interlaken Intel FPGA IP ڈیزائن سابقample میں مندرجہ ذیل اجزاء شامل ہیں:

1. F-Tile Interlaken Intel FPGA IP کور
2. پیکٹ جنریٹر اور پیکٹ چیکر
3. F-Tile Reference and System PLL گھڑیاں Intel FPGA IP کور

2.2. ڈیزائن سابقampلی بہاؤ
F-Tile Interlaken Intel FPGA IP ہارڈویئر ڈیزائن سابقample مندرجہ ذیل مراحل کو مکمل کرتا ہے:

1. ایف ٹائل انٹرلیکن انٹیل ایف پی جی اے آئی پی اور ایف ٹائل کو دوبارہ ترتیب دیں۔
2. Interlaken IP (سسٹم ری سیٹ) اور F-tile TX (tile_tx_rst_n) پر ری سیٹ جاری کریں۔
3. F-tile Interlaken Intel FPGA IP کو اندرونی لوپ بیک موڈ میں کنفیگر کرتا ہے۔
4. F-tile RX (tile_rx_rst_n) کا ری سیٹ جاری کریں۔
5. آئی پی کور کے TX صارف ڈیٹا ٹرانسفر انٹرفیس کو پے لوڈ میں پہلے سے طے شدہ ڈیٹا کے ساتھ انٹرلیکن پیکٹ کا ایک سلسلہ بھیجتا ہے۔
6. موصول شدہ پیکٹوں کو چیک کرتا ہے اور اسٹیٹس کی اطلاع دیتا ہے۔ ہارڈ ویئر ڈیزائن میں شامل پیکٹ چیکر سابقample مندرجہ ذیل بنیادی پیکٹ چیکنگ کی صلاحیتیں فراہم کرتا ہے:
   چیک کریں کہ منتقل شدہ پیکٹ کی ترتیب درست ہے۔
   • جانچتا ہے کہ موصول ہونے والا ڈیٹا پیکٹ کے آغاز (SOP) اور پیکٹ کے اختتام (EOP) کے شمار دونوں کو یقینی بنا کر متوقع اقدار سے میل کھاتا ہے جب ڈیٹا منتقل اور وصول کیا جا رہا ہے۔

*دیگر ناموں اور برانڈز پر دوسروں کی ملکیت کے طور پر دعویٰ کیا جا سکتا ہے۔

2.3۔ انٹرفیس سگنلز
جدول 6. ڈیزائن Exampلی انٹرفیس سگنلز

2.4. نقشہ رجسٹر کریں۔

نوٹ:

• ڈیزائن سابقample رجسٹر کا پتہ 0x20** سے شروع ہوتا ہے جبکہ انٹرلیکن IP کور رجسٹر ایڈریس 0x10** سے شروع ہوتا ہے۔
• F-ٹائل PHY رجسٹر کا پتہ 0x30** سے شروع ہوتا ہے جبکہ F-ٹائل FEC رجسٹر کا پتہ 0x40** سے شروع ہوتا ہے۔ FEC رجسٹر صرف PAM4 موڈ میں دستیاب ہے۔
• رسائی کوڈ: RO—صرف پڑھنے، اور RW—پڑھیں/لکھیں۔
• سسٹم کنسول ڈیزائن کو پڑھتا ہے۔ample رجسٹر کرتا ہے اور اسکرین پر ٹیسٹ کی حیثیت کی اطلاع دیتا ہے۔

جدول 7. ڈیزائن Example رجسٹر کا نقشہ

جدول 8. ڈیزائن Exampلی رجسٹر نقشہ برائے انٹرلیکن لک-سائیڈ ڈیزائن ایکسample
اس رجسٹر کا نقشہ استعمال کریں جب آپ ڈیزائن ایکس تیار کریں۔ample کے ساتھ Enable Interlaken Look-side Mode پیرامیٹر آن کر دیا گیا۔

2.5. دوبارہ ترتیب دیں۔
F-Tile Interlaken Intel FPGA IP کور میں، آپ ری سیٹ (reset_n=0) شروع کرتے ہیں اور اس وقت تک روکے رکھیں جب تک کہ IP کور دوبارہ ترتیب دینے کا اعتراف (reset_ack_n=0) نہ کر دے۔ ری سیٹ کو ہٹانے کے بعد (reset_n=1)، ری سیٹ کا اعتراف اپنی ابتدائی حالت میں واپس آجاتا ہے (reset_ack_n=1)۔ ڈیزائن میں سابقample، ایک rst_ack_sticky رجسٹر میں ری سیٹ تسلیم شدہ دعویٰ ہوتا ہے اور پھر ری سیٹ کو ہٹانے کو متحرک کرتا ہے (reset_n=1)۔ آپ متبادل طریقے استعمال کر سکتے ہیں جو آپ کی ڈیزائن کی ضروریات کے مطابق ہوں۔

اہم: کسی بھی منظر نامے میں جہاں اندرونی سیریل لوپ بیک کی ضرورت ہو، آپ کو F-ٹائل کے TX اور RX کو ایک مخصوص ترتیب میں الگ الگ جاری کرنا چاہیے۔ مزید معلومات کے لیے سسٹم کنسول اسکرپٹ سے رجوع کریں۔

شکل 7. NRZ موڈ میں ترتیب کو دوبارہ ترتیب دیں۔

شکل 8. PAM4 موڈ میں ترتیب کو دوبارہ ترتیب دیں۔

 

3. F-Tile Interlaken Intel FPGA IP Design Exampلی یوزر گائیڈ آرکائیوز

اگر IP کور ورژن درج نہیں ہے، تو پچھلے IP کور ورژن کے لیے صارف گائیڈ لاگو ہوتا ہے۔

 

4. F-Tile Interlaken Intel FPGA IP Design Ex کے لیے دستاویز پر نظر ثانی کی تاریخampلی یوزر گائیڈ

 

انٹیل کارپوریشن۔ جملہ حقوق محفوظ ہیں. Intel، Intel لوگو، اور Intel کے دیگر نشانات Intel Corporation یا اس کے ذیلی اداروں کے ٹریڈ مارک ہیں۔ انٹیل اپنے ایف پی جی اے اور سیمی کنڈکٹر پروڈکٹس کی موجودہ کارکردگی کی ضمانت دیتا ہے۔
انٹیل کی معیاری وارنٹی کے مطابق وضاحتیں، لیکن بغیر اطلاع کے کسی بھی وقت کسی بھی مصنوعات اور خدمات میں تبدیلی کرنے کا حق محفوظ رکھتی ہے۔ Intel یہاں بیان کردہ کسی بھی معلومات، پروڈکٹ، یا سروس کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری یا ذمہ داری قبول نہیں کرتا ہے سوائے اس کے کہ Intel کی طرف سے تحریری طور پر واضح طور پر اتفاق کیا گیا ہو۔ انٹیل کے صارفین کو مشورہ دیا جاتا ہے کہ وہ کسی بھی شائع شدہ معلومات پر بھروسہ کرنے سے پہلے اور مصنوعات یا خدمات کے آرڈر دینے سے پہلے ڈیوائس کی تفصیلات کا تازہ ترین ورژن حاصل کریں۔

 

اس دستی کے بارے میں مزید پڑھیں اور پی ڈی ایف ڈاؤن لوڈ کریں:

دستاویزات / وسائل

intel F-Tile Interlaken FPGA IPDesign Example [پی ڈی ایف] یوزر گائیڈ F-Tile Interlaken FPGA IPDesign Example

حوالہ جات

• صارف دستی