MICROCHIP Core16550 یونیورسل اسینکرونس ریسیور ٹرانسمیٹر

تعارف

Core16550 ایک معیاری یونیورسل اسینکرونس ریسیور-ٹرانسمیٹر (UART) ہے جو وسیع پیمانے پر استعمال ہونے والے 16550 ڈیوائس کے ساتھ سافٹ ویئر کی مطابقت کو یقینی بناتا ہے۔ یہ موڈیم یا دوسرے سیریل ڈیوائسز کے ان پٹ کے لیے سیریل سے متوازی ڈیٹا کنورژن کو ہینڈل کرتا ہے اور سی پی یو سے ان ڈیوائسز کو بھیجے گئے ڈیٹا کے لیے متوازی ٹو سیریل کنورژن انجام دیتا ہے۔
ٹرانسمیشن کے دوران، ڈیٹا UART کے ٹرانسمٹ فرسٹ-ان، فرسٹ-آؤٹ (FIFO) بفر کے متوازی طور پر لکھا جاتا ہے۔ اس کے بعد ڈیٹا کو آؤٹ پٹ کے لیے سیریلائز کیا جاتا ہے۔ وصول کرتے وقت، UART آنے والے سیریل ڈیٹا کو متوازی میں تبدیل کرتا ہے اور پروسیسر کے لیے آسان رسائی کو قابل بناتا ہے۔
16550 UART کا ایک عام اطلاق مندرجہ ذیل تصویر میں دکھایا گیا ہے۔

شکل 1. عام 16550 درخواست

جدول 1. Core16550 خلاصہ

کلیدی خصوصیات
Core16550 کی اہم خصوصیات درج ذیل ہیں:

• ٹرانسمیٹر اور ریسیور ہر ایک کو 16 بائٹ تک کے FIFOs کے ساتھ بفر کیا جاتا ہے تاکہ CPU کو پیش کیے جانے والے رکاوٹوں کی تعداد کو کم کیا جا سکے۔
• معیاری غیر مطابقت پذیر کمیونیکیشن بٹس (اسٹارٹ، اسٹاپ اور برابری) کو جوڑتا یا سٹرپس کرتا ہے۔
• آزادانہ طور پر کنٹرول شدہ ٹرانسمٹ، وصول، لائن اسٹیٹس اور ڈیٹا سیٹ انٹرپٹس
• قابل پروگرام بوڈ جنریٹر
• موڈیم کنٹرول کے افعال (CTSn، RTSn، DSRn، DTRn، RIN اور DCDn)۔
• ایڈوانسڈ پیریفرل بس (APB) رجسٹر انٹرفیس

بند شدہ خصوصیات
بہت تیز رفتار انٹیگریٹڈ سرکٹ (VHSIC) ہارڈویئر ڈسکرپشن لینگویج (VHDL) سپورٹ کو اس ورژن سے بند کر دیا جائے گا۔
Core16550 تبدیلی لاگ انفارمیشن
یہ سیکشن ایک جامع اوور فراہم کرتا ہے۔view تازہ ترین ریلیز سے شروع ہونے والی نئی شامل کردہ خصوصیات میں سے۔

ورژن	نیا کیا ہے
Core16550 v3.4	Core16550 رجسٹر نام کے طور پر سسٹم ویریلوگ کلیدی لفظ "بریک" استعمال کرتا ہے جس کی وجہ سے نحوی خرابی پیدا ہو رہی تھی۔ اس مسئلے کو حل کرنے کے لیے کلیدی لفظ کو دوسرے نام سے بدل دیا گیا ہے۔ PolarFire® فیملی سپورٹ شامل کر دی گئی۔
Core16550 v3.3	تابکاری برداشت کرنے والا FPGA (RTG4™) فیملی سپورٹ شامل کیا گیا۔

1. فنکشنل بلاک کی تفصیل (سوال پوچھیں)
   یہ سیکشن اندرونی بلاک ڈایاگرام کے ہر عنصر کے لیے ایک مختصر تفصیل فراہم کرتا ہے جیسا کہ درج ذیل تصویر میں دکھایا گیا ہے۔
   شکل 1-1۔ Core16550 بلاک ڈایاگرام
   

اندرونی بلاک ڈایاگرام کے عناصر (سوال پوچھیں)
درج ذیل سیکشن اندرونی بلاک ڈایاگرام کے عناصر کے بارے میں معلومات فراہم کرتا ہے۔

1. RWControl (ایک سوال پوچھیں)
   RWControl بلاک نظام کے پروسیسر (متوازی) سائیڈ کے ساتھ مواصلات کو سنبھالنے کے لیے ذمہ دار ہے۔ اندرونی رجسٹروں کی تمام تحریری اور پڑھائی اس بلاک کے ذریعے مکمل کی جاتی ہے۔
2. UART_Reg (ایک سوال پوچھیں)
   UART_Reg بلاک میں آلے کے تمام اندرونی رجسٹر ہوتے ہیں۔
3. RXBlock (ایک سوال پوچھیں)
   یہ رسیور بلاک ہے۔ RXBlock آنے والا سیریل لفظ وصول کرتا ہے۔ ڈیٹا کی چوڑائی، جیسے کہ 5، 6، 7 یا 8 بٹس کو پہچاننا قابل پروگرام ہے۔ مختلف برابری کی ترتیبات، جیسے یکساں، طاق یا غیر برابری؛ اور مختلف اسٹاپ بٹس، جیسے 1، 1½ اور 2 بٹس۔ RXBlock ان پٹ ڈیٹا سٹریم میں غلطیوں کی جانچ کرتا ہے، جیسے اووررن ایرر، فریم ایرر، برابری کی خرابیاں اور بریک ایرر۔ اگر آنے والے لفظ میں کوئی مسئلہ نہیں ہے، تو اسے وصول کنندہ FIFO میں رکھا جاتا ہے۔
4. انٹرپٹ کنٹرول (سوال پوچھیں)
   انٹرپٹ کنٹرول بلاک FIFO کی حالت اور اس کے موصول اور منتقل کردہ ڈیٹا پر منحصر ہے، پروسیسر کو ایک رکاوٹ سگنل واپس بھیجتا ہے۔ انٹرپٹ شناختی رجسٹر مداخلت کی سطح فراہم کرتا ہے۔ انٹرپٹس خالی ٹرانسمیشن/رسیپٹ بفرز (یا FIFOs)، کریکٹر وصول کرنے میں خرابی، یا پروسیسر کی توجہ کی ضرورت والی دیگر شرائط کے لیے بھیجے جاتے ہیں۔
5. بوڈ ریٹ جنریٹر (سوال پوچھیں)
   یہ بلاک ان پٹ PCLK لیتا ہے اور اسے پروگرام شدہ قدر (1 سے 216 – 1 تک) سے تقسیم کرتا ہے۔ ٹرانسمیشن کلاک (BAUDOUT) بنانے کے لیے نتیجہ کو 16 سے تقسیم کیا گیا ہے۔
6. TXBlock (ایک سوال پوچھیں)
   ٹرانسمٹ بلاک ٹرانسمیٹ FIFO کو لکھے گئے ڈیٹا کی ترسیل کو سنبھالتا ہے۔ یہ منتقل کیے جانے والے ڈیٹا میں مطلوبہ سٹارٹ، پیریٹی اور سٹاپ بٹس شامل کرتا ہے تاکہ وصول کرنے والا آلہ درست غلطی سے نمٹنے اور وصول کر سکے۔

سافٹ ویئر انٹرفیس (سوال پوچھیں)
Core16550 رجسٹر کی تعریفیں اور ایڈریس میپنگ اس سیکشن میں بیان کی گئی ہیں۔ درج ذیل جدول Core16550 رجسٹر کا خلاصہ دکھاتا ہے۔

PADDR[4:0] (پتہ)	ڈیوائزر لیچ ایکسیس بٹ1 (DLAB)	نام	علامت	ڈیفالٹ (ری سیٹ) قدر	بٹس کی تعداد	پڑھیں/لکھیں۔
00	0	وصول کنندہ بفر رجسٹر	آر بی آر	XX	8	R
00	0	ٹرانسمیٹر ہولڈنگ رجسٹر	ٹی ایچ آر	XX	8	W
00	1	ڈیوائزر لیچ (LSB)	ڈی ایل آر	01h	8	R/W
04	1	ڈیوائزر لیچ (MSB)	ڈی ایم آر	00h	8	R/W
04	0	انٹرپٹ فعال رجسٹر	آئی ای آر	00h	8	R/W
08	X	انٹرپٹ شناختی رجسٹر	آئی آئی آر	سی 1 ایچ	8	R
08	X	FIFO کنٹرول رجسٹر	ایف سی آر	01h	8	W
0C	X	لائن کنٹرول رجسٹر	ایل سی آر	00h	8	R/W
10	X	موڈیم کنٹرول رجسٹر	ایم سی آر	00h	8	R/W
14	X	لائن اسٹیٹس رجسٹر	ایل ایس آر	60h	8	R
18	X	موڈیم اسٹیٹس رجسٹر	ایم ایس آر	00h	8	R
1C	X	سکریچ رجسٹر	SR	00h	8	R/W

اہم

DLAB لائن کنٹرول رجسٹر (LCR بٹ 7) کا MSB ہے۔

وصول کنندہ بفر رجسٹر (سوال پوچھیں)
وصول کنندہ بفر رجسٹر کی وضاحت درج ذیل جدول میں کی گئی ہے۔
جدول 1-2۔ وصول کنندہ بفر رجسٹر (صرف پڑھنے کے لیے) - پتہ 0 DLAB 0

بٹس	نام	پہلے سے طے شدہ حالت	درست ریاستیں۔	فنکشن
7..0	آر بی آر	XX	0..FFh	ڈیٹا بٹس موصول ہوئے۔ بٹ 0 LSB ہے، اور پہلا موصول ہونے والا بٹ ہے۔

ٹرانسمیٹر ہولڈنگ رجسٹر (سوال پوچھیں)
ٹرانسمیٹر ہولڈنگ رجسٹر کی وضاحت درج ذیل جدول میں کی گئی ہے۔
جدول 1-3۔ ٹرانسمیٹر ہولڈنگ رجسٹر — صرف لکھیں۔

بٹس	نام	پہلے سے طے شدہ حالت	درست ریاستیں۔	فنکشن
7..0	ٹی ایچ آر	XX	0..FFh	ڈیٹا بٹس منتقل کرنے کے لیے۔ بٹ 0 LSB ہے، اور پہلے منتقل کیا جاتا ہے۔

FIFO کنٹرول رجسٹر (سوال پوچھیں)
FIFO کنٹرول رجسٹر کی وضاحت درج ذیل جدول میں کی گئی ہے۔

بٹس (7:0)	پہلے سے طے شدہ حالت	درست ریاستیں۔	فنکشن
0	1	0، 1	ٹرانسیور (Tx) اور وصول کنندہ (Rx) FIFOs دونوں کو فعال کرتا ہے۔ اس بٹ کو 1 پر سیٹ کرنا ضروری ہے جب دوسرے FCR بٹس کو لکھا جائے یا وہ پروگرام نہیں کیے جائیں گے۔ 0: معذور 1: فعال
1	0	0، 1	Rx FIFO میں تمام بائٹس کو صاف کرتا ہے اور اس کی کاؤنٹر منطق کو دوبارہ ترتیب دیتا ہے۔ شفٹ رجسٹر صاف نہیں ہوا ہے۔ 0: معذور 1: فعال
2	0	0، 1	Tx FIFO میں تمام بائٹس کو صاف کرتا ہے اور اس کے انسداد منطق کو دوبارہ ترتیب دیتا ہے۔ شفٹ رجسٹر صاف نہیں ہوا ہے۔ 0: معذور 1: فعال
3	0	0، 1	0: سنگل ٹرانسفر DMA: CPU بس سائیکلوں کے درمیان کی گئی منتقلی۔ 1: ملٹی ٹرانسفر DMA: Rx FIFO کے خالی ہونے یا ٹرانسمیشن سسٹم آپریٹر (TSO) ٹرانسمٹ (XMIT) FIFO بھرنے تک منتقلی کی جاتی ہے۔ FCR[0] کو FCR[1] کو 3 پر سیٹ کرنے کے لیے 1 پر سیٹ کرنا ضروری ہے۔
4، 5	0	0، 1	مستقبل کے استعمال کے لیے محفوظ ہے۔
6، 7	0	0، 1	یہ بٹس Rx FIFO مداخلت کے لیے ٹرگر لیول سیٹ کرنے کے لیے استعمال ہوتے ہیں۔ 7 6 Rx FIFO ٹرگر لیول (بائٹس) 0 0 01 0 1 04 1 0 08 1 1 14

تقسیم کرنے والے کنٹرول رجسٹر (ایک سوال پوچھیں)
باؤڈ ریٹ (BR) کلاک ان پٹ ریفرنس کلاک (PCLK) کو 16 سے تقسیم کرکے اور تقسیم کرنے والے کی قدر کو تیار کیا جاتا ہے۔

مندرجہ ذیل جدول میں ایک سابق کی فہرست ہے۔amp18.432 میگاہرٹز حوالہ گھڑی استعمال کرتے وقت مطلوبہ BR کے لیے تقسیم کی قدروں کا لی۔
جدول 1-5۔ تقسیم کنڈی (LS اور MS)

بٹس	نام	پہلے سے طے شدہ حالت	درست ریاستیں۔	فنکشن
7..0	ڈی ایل آر	01h	01..FFh	تقسیم کی قدر کا LSB
7..0	ڈی ایم آر	00h	00..FFh	تقسیم کی قدر کا MSB

جدول 1-6۔ 18.432 میگاہرٹز حوالہ گھڑی کے لیے باؤڈ کی قیمتیں اور تقسیم کی قیمتیں۔

بوڈ ریٹ	اعشاریہ تقسیم (تقسیم قدر)	فیصد کی خرابی
50	23040	0.0000%
75	15360	0.0000%
110	10473	-0.2865%
134.5	8565	0.0876%
150	7680	0.0000%
300	3840	0.0000%
600	1920	0.0000%
1,200	920	4.3478%
1,800	640	0.0000%

بوڈ ریٹ	اعشاریہ تقسیم (تقسیم قدر)	فیصد کی خرابی
2,000	576	0.0000%
2,400	480	0.0000%
3,600	320	0.0000%
4,800	240	0.0000%
7,200	160	0.0000%
9,600	120	0.0000%
19,200	60	0.0000%
38,400	30	0.0000%
56,000	21	-2.0408%

انٹرپٹ ایبل رجسٹر (سوال پوچھیں)
انٹرپٹ ان ایبل رجسٹر کی وضاحت درج ذیل جدول میں کی گئی ہے۔
جدول 1-7۔ انٹرپٹ فعال رجسٹر

بٹس	نام	پہلے سے طے شدہ حالت	درست ریاست	فنکشن
0	ERBFI	0	0، 1	"موصول شدہ ڈیٹا دستیاب رکاوٹ" کو فعال کرتا ہے 0: غیر فعال 1: فعال
1	ای ٹی بی ای آئی	0	0، 1	"ٹرانسمیٹر ہولڈنگ رجسٹر خالی مداخلت" کو فعال کرتا ہے 0: غیر فعال 1: فعال
2	ELSI	0	0، 1	"رسیور لائن اسٹیٹس انٹرپٹ" کو فعال کرتا ہے 0: غیر فعال 1: فعال
3	ای ڈی ایس ایس آئی	0	0، 1	"موڈیم اسٹیٹس انٹرپٹ" کو فعال کرتا ہے 0: غیر فعال 1: فعال
7..4	محفوظ	0	0	ہمیشہ 0

انٹرپٹ شناختی رجسٹر (سوال پوچھیں)
انٹرپٹ شناختی رجسٹر درج ذیل جدول میں درج ہے۔ جدول 1-8۔ انٹرپٹ شناختی رجسٹر

بٹس	نام	پہلے سے طے شدہ حالت	درست ریاستیں۔	فنکشن
3..0	آئی آئی آر	1h	0..چ	شناختی بٹس میں مداخلت کریں۔
5..4	محفوظ	00	00	ہمیشہ 00
7..6	موڈ	11	11	11: FIFO موڈ

انٹرپٹ شناختی رجسٹر فیلڈ کی وضاحت درج ذیل جدول میں کی گئی ہے۔

جدول 1-9۔ انٹرپٹ شناختی رجسٹر فیلڈ (IIR)

IIR قدر[3:0)]	ترجیحی سطح	مداخلت کی قسم	مداخلت کا ذریعہ	ری سیٹ کنٹرول میں مداخلت کریں۔
0110	سب سے زیادہ	وصول کنندہ لائن کی حیثیت	اووررن ایرر، پیریٹی ایرر، فریمنگ ایرر یا بریک انٹرپٹ	لائن اسٹیٹس رجسٹر پڑھنا
0100	دوسرا	موصولہ ڈیٹا دستیاب ہے۔	وصول کنندہ کا ڈیٹا دستیاب ہے۔	وصول کنندہ بفر رجسٹر پڑھنا یا FIFO محرک کی سطح سے نیچے گرتا ہے۔

میز 1-9۔ انٹرپٹ شناختی رجسٹر فیلڈ (IIR) (جاری ہے)
IIR قدر[3:0)]	ترجیحی سطح	مداخلت کی قسم	مداخلت کا ذریعہ	ری سیٹ کنٹرول میں مداخلت کریں۔
1100	دوسرا	کریکٹر ٹائم آؤٹ کا اشارہ	Rx FIFO سے آخری چار کریکٹر اوقات کے دوران کوئی حرف نہیں پڑھا گیا اور اس دوران اس میں کم از کم ایک حرف تھا۔	وصول کنندہ بفر رجسٹر پڑھنا
0010	تیسرا	ٹرانسمیٹر ہولڈنگ رجسٹر خالی	ٹرانسمیٹر ہولڈنگ رجسٹر خالی	IIR پڑھنا یا ٹرانسمیٹر ہولڈنگ رجسٹر میں لکھنا
0000	چوتھا	موڈیم کی حیثیت	بھیجنے کے لیے صاف کریں، ڈیٹا سیٹ تیار ہے، رنگ اشارے یا ڈیٹا کیریئر کا پتہ لگانا	جدید اسٹیٹس رجسٹر پڑھنا

 لائن کنٹرول رجسٹر (سوال پوچھیں)
لائن کنٹرول رجسٹر درج ذیل جدول میں درج ہے۔ جدول 1-10۔ لائن کنٹرول رجسٹر

بٹس	نام	پہلے سے طے شدہ حالت	درست ریاستیں۔	فنکشن
1..0	ڈبلیو ایل ایس	0	0..3h	لفظ کی لمبائی 00: 5 بٹس منتخب کریں۔ 01:6 بٹس 10:7 بٹس 11:8 بٹس
2	ایس ٹی بی	0	0، 1	سٹاپ بٹس کی تعداد 0: 1 سٹاپ بٹ 1: 1½ اسٹاپ بٹس جب WLS = 00 2: دوسرے معاملات میں اسٹاپ بٹس
3	قلم	0	0، 1	برابری فعال 0: غیر فعال 1: فعال۔ برابری کو ٹرانسمیشن میں شامل کیا جاتا ہے اور وصول کرنے میں چیک کیا جاتا ہے۔
4	ای پی ایس	0	0، 1	ایون پیریٹی سلیکٹ 0: عجیب برابری۔ 1: برابری بھی
5	SP	0	0، 1	اسٹک برابری 0: غیر فعال 1: فعال پیریٹی کی تفصیلات درج ذیل ہیں، جب اسٹک پیریٹی کو فعال کیا جاتا ہے: بٹس 4..3 11:0 کو برابری بٹ کے طور پر بھیجا جائے گا، اور وصول کرنے کی جانچ پڑتال کی جائے گی۔ 01:1 کو برابری بٹ کے طور پر بھیجا جائے گا، اور وصول کرنے کی جانچ پڑتال کی جائے گی۔
6	SB	0	0، 1	بریک 0 سیٹ کریں: غیر فعال 1: وقفہ مقرر کریں۔ SOUT کو 0 پر مجبور کیا جاتا ہے۔ اس کا ٹرانسمیٹر منطق پر کوئی اثر نہیں ہوتا ہے۔ بٹ کو 0 پر سیٹ کر کے وقفے کو غیر فعال کر دیا گیا ہے۔
7	ڈی ایل اے بی	0	0، 1	ڈیوائزر لیچ ایکسیس بٹ 0: معذور۔ عام ایڈریسنگ موڈ استعمال میں ہے۔ 1: فعال۔ ایڈریس 0 اور 1 کو پڑھنے یا لکھنے کے آپریشن کے دوران Divisor Latch رجسٹروں تک رسائی کو قابل بناتا ہے۔

موڈیم کنٹرول رجسٹر (سوال پوچھیں)
موڈیم کنٹرول رجسٹر درج ذیل جدول میں درج ہے۔

بٹس	نام	پہلے سے طے شدہ حالت	درست ریاستیں۔	فنکشن
0	ڈی ٹی آر	0	0، 1	ڈیٹا ٹرمینل ریڈی (DTRn) آؤٹ پٹ کو کنٹرول کرتا ہے۔ 0: DTRn <= 1 1: DTRn <= 0
1	آر ٹی ایس	0	0، 1	بھیجنے کی درخواست (RTSn) آؤٹ پٹ کو کنٹرول کرتا ہے۔ 0: RTSn <= 1 1: RTSn <= 0
2	آؤٹ 1	0	0، 1	آؤٹ پٹ 1 (OUT1n) سگنل کو کنٹرول کرتا ہے۔ 0: OUT1n <= 1 1: OUT1n <= 0
3	آؤٹ 2	0	0، 1	آؤٹ پٹ 2 (OUT2n) سگنل کو کنٹرول کرتا ہے۔ 0: OUT2n <= 1 1: OUT2n <= 0
4	لوپ	0	0، 1	لوپ فعال بٹ 0: غیر فعال 1: فعال۔ لوپ موڈ میں درج ذیل ہوتا ہے: SOUT 1 پر سیٹ ہے۔ SIN، DSRn، CTSn، RIN اور DCDn ان پٹ منقطع ہیں۔ ٹرانسمیٹر شفٹ رجسٹر کا آؤٹ پٹ واپس وصول کنندہ شفٹ رجسٹر میں لوٹ جاتا ہے۔ موڈیم کنٹرول آؤٹ پٹ (DTRn، RTSn، OUT1n اور OUT2n) ہیں۔ موڈیم کنٹرول ان پٹس سے اندرونی طور پر جڑا ہوا ہے، اور موڈیم کنٹرول آؤٹ پٹ پن 1 پر سیٹ کیے گئے ہیں۔ لوپ بیک موڈ میں، منتقل شدہ ڈیٹا فوری طور پر موصول ہو جاتا ہے، جس سے CPU UART کے آپریشن کو چیک کر سکتا ہے۔ رکاوٹیں لوپ موڈ میں کام کر رہی ہیں۔
7..4	محفوظ	0h	0	محفوظ

لائن اسٹیٹس رجسٹر (سوال پوچھیں)
لائن اسٹیٹس رجسٹر کی وضاحت درج ذیل جدول میں کی گئی ہے۔
جدول 1-12۔ لائن اسٹیٹس رجسٹر - صرف پڑھیں

بٹس	نام	پہلے سے طے شدہ حالت	درست ریاستیں۔	فنکشن
0	DR	0	0، 1	ڈیٹا ریڈی اشارے 1 جب ڈیٹا بائٹ موصول ہو جائے اور وصولی بفر یا FIFO میں محفوظ ہو جائے۔ جب CPU وصول بفر یا FIFO سے ڈیٹا پڑھتا ہے تو DR 0 پر صاف ہو جاتا ہے۔
1	OE	0	0، 1	اووررن ایرر انڈیکیٹر اشارہ کرتا ہے کہ CPU کے بفر سے بائٹ پڑھنے سے پہلے نیا بائٹ موصول ہوا تھا، اور یہ کہ پہلے کا ڈیٹا بائٹ تباہ ہو گیا ہے۔ جب سی پی یو لائن اسٹیٹس رجسٹر پڑھتا ہے تو OE صاف ہوجاتا ہے۔ اگر ڈیٹا FIFO کو ٹرگر لیول سے آگے بھرنا جاری رکھتا ہے، تو FIFO بھر جانے اور اگلا کریکٹر مکمل طور پر مکمل ہونے کے بعد ایک اووررن ایرر واقع ہوتا ہے۔ شفٹ رجسٹر میں موصول ہوا۔ شفٹ رجسٹر میں کردار کو اوور رائٹ کیا جاتا ہے، لیکن اسے FIFO میں منتقل نہیں کیا جاتا ہے۔
2	PE	0	0، 1	برابری کی خرابی کا اشارہ اشارہ کرتا ہے کہ موصولہ بائٹ میں برابری کی خرابی تھی۔ جب CPU لائن اسٹیٹس رجسٹر پڑھتا ہے تو PE صاف ہوجاتا ہے۔ یہ خرابی CPU پر اس وقت ظاہر ہوتی ہے جب اس کا منسلک کردار FIFO کے اوپر ہوتا ہے۔
3	FE	0	0، 1	فریمنگ ایرر انڈیکیٹر اشارہ کرتا ہے کہ موصولہ بائٹ میں درست سٹاپ بٹ نہیں تھا۔ جب CPU لائن اسٹیٹس رجسٹر کو پڑھتا ہے تو FE صاف ہوجاتا ہے۔ UART فریمنگ کی خرابی کے بعد دوبارہ مطابقت پذیر ہونے کی کوشش کرے گا۔ ایسا کرنے کے لیے، یہ فرض کرتا ہے کہ فریمنگ کی خرابی اگلے اسٹارٹ بٹ کی وجہ سے تھی، لہذا یہamples یہ اسٹارٹ بٹ دو بار، اور پھر ڈیٹا وصول کرنا شروع کر دیتا ہے۔ یہ خرابی CPU پر اس وقت ظاہر ہوتی ہے جب اس کا منسلک کردار FIFO کے اوپر ہوتا ہے۔

جدول 1-12۔ لائن اسٹیٹس رجسٹر - صرف پڑھنے (جاری ہے)
بٹس	نام	پہلے سے طے شدہ حالت	درست ریاستیں۔	فنکشن
4	BI	0	0، 1	وقفے وقفے کے اشارے کو توڑ دیں۔ اشارہ کرتا ہے کہ موصول ہونے والا ڈیٹا 0 پر ہے، مکمل لفظ کی ترسیل کے وقت سے زیادہ (اسٹارٹ بٹ + ڈیٹا بٹس + برابری + اسٹاپ بٹس)۔ جب CPU لائن اسٹیٹس رجسٹر پڑھتا ہے تو BI صاف ہوجاتا ہے۔ یہ خرابی CPU پر اس وقت ظاہر ہوتی ہے جب اس کا منسلک کردار FIFO کے اوپر ہوتا ہے۔ جب وقفہ ہوتا ہے تو، FIFO میں صرف ایک صفر کیریکٹر لوڈ ہوتا ہے۔
5	THRE	1	0، 1	ٹرانسمیٹر ہولڈنگ رجسٹر خالی (THRE) اشارے اشارہ کرتا ہے کہ UART ایک نیا ڈیٹا بائٹ منتقل کرنے کے لیے تیار ہے۔ THRE CPU میں رکاوٹ کا سبب بنتا ہے جب انٹرپٹ انبل رجسٹر میں بٹ 1 (ETBEI) 1 ہوتا ہے۔ یہ بٹ اس وقت سیٹ ہوتا ہے جب TX FIFO خالی ہوتا ہے۔ یہ صاف ہو جاتا ہے جب کم از کم ایک بائٹ TX FIFO پر لکھا جاتا ہے۔
6	TEMT	1	0، 1	ٹرانسمیٹر خالی اشارے اس بٹ کو 1 پر سیٹ کیا جاتا ہے جب ٹرانسمیٹر FIFO اور شفٹ رجسٹر دونوں خالی ہوتے ہیں۔
7	FIER	0	1	یہ بٹ اس وقت سیٹ کیا جاتا ہے جب FIFO میں کم از کم ایک برابری کی خرابی، فریمنگ کی خرابی یا وقفے کا اشارہ ہو۔ FIER اس وقت صاف ہو جاتا ہے جب CPU LSR کو پڑھتا ہے اگر FIFO میں بعد میں کوئی غلطیاں نہ ہوں۔

موڈیم اسٹیٹس رجسٹر (سوال پوچھیں)
موڈیم اسٹیٹس رجسٹر درج ذیل جدول میں درج ہے۔
جدول 1-13۔ موڈیم اسٹیٹس رجسٹر—صرف پڑھیں

بٹس	نام	پہلے سے طے شدہ حالت	درست ریاستیں۔	فنکشن
0	ڈی سی ٹی ایس	0	0، 1	ڈیلٹا کلیئر ٹو سینڈ انڈیکیٹر۔ اشارہ کرتا ہے کہ CTSn ان پٹ کی حالت بدل گئی ہے جب سے اسے آخری بار CPU نے پڑھا تھا۔
1	ڈی ڈی ایس آر	0	0، 1	ڈیلٹا ڈیٹا سیٹ ریڈی اشارے اشارہ کرتا ہے کہ DSRn ان پٹ کی حالت بدل گئی ہے جب سے اسے آخری بار CPU نے پڑھا تھا۔
2	ٹیری	0	0، 1	انگوٹی اشارے پکڑنے والے کے پیچھے کنارے۔ اشارہ کرتا ہے کہ RI ان پٹ 0 سے 1 میں بدل گیا ہے۔
3	ڈی ڈی سی ڈی	0	0، 1	ڈیلٹا ڈیٹا کیریئر ڈیٹیکٹ انڈیکیٹر اشارہ کرتا ہے کہ ڈی سی ڈی ان پٹ کی حالت بدل گئی ہے۔ نوٹ: جب بھی بٹ 0، 1، 2 یا 3 کو 1 پر سیٹ کیا جاتا ہے، ایک موڈیم اسٹیٹس انٹرپٹ پیدا ہوتا ہے۔
4	سی ٹی ایس	0	0، 1	بھیجنے کے لیے صاف کریں۔ CTSn ان پٹ کی تکمیل۔ جب موڈیم کنٹرول رجسٹر (MCR) کا بٹ 4 1 (لوپ) پر سیٹ کیا جاتا ہے، تو یہ بٹ MCR میں DTR کے برابر ہوتا ہے۔
5	ڈی ایس آر	0	0، 1	ڈیٹا سیٹ تیار ہے DSR ان پٹ کی تکمیل۔ جب MCR کا بٹ 4 1 (لوپ) پر سیٹ کیا جاتا ہے، تو یہ بٹ MCR میں RTSn کے برابر ہوتا ہے۔
6	RI	0	0، 1	انگوٹی اشارے RIN ان پٹ کی تکمیل۔ جب MCR کا بٹ 4 1 (لوپ) پر سیٹ کیا جاتا ہے، تو یہ بٹ MCR میں OUT1 کے برابر ہوتا ہے۔
7	ڈی سی ڈی	0	0، 1	ڈیٹا کیریئر کا پتہ لگانا DCDn ان پٹ کی تکمیل۔ جب MCR کا بٹ 4 1 (لوپ) پر سیٹ کیا جاتا ہے، تو یہ بٹ MCR میں OUT2 کے برابر ہوتا ہے۔

سکریچ رجسٹر (سوال پوچھیں)
سکریچ رجسٹر کی وضاحت درج ذیل جدول میں کی گئی ہے۔

بٹس	نام	پہلے سے طے شدہ حالت	فنکشن
7..0	ایس سی آر	00h	CPU کے لیے رجسٹر پڑھیں/لکھیں۔ UART آپریشن پر کوئی اثر نہیں.

ٹول فلو (سوال پوچھیں)
یہ سیکشن ٹول کے بہاؤ کے بارے میں تفصیلات فراہم کرتا ہے۔

 اسمارٹ ڈیزائن (سوال پوچھیں)
Core16550 SmartDesign IP تعیناتی ڈیزائن ماحول میں ڈاؤن لوڈ کے لیے دستیاب ہے۔ کور کو SmartDesign کے اندر کنفیگریشن GUI کا استعمال کرتے ہوئے کنفیگر کیا گیا ہے، درج ذیل تصویر دیکھیں۔
اس بارے میں معلومات کے لیے کہ SmartDesign کو کس طرح استعمال کیا جائے، کورز کو انسٹیٹیئٹ، کنفیگر، کنیکٹ اور جنریٹ کیا جائے، SmartDesign صارف گائیڈ دیکھیں۔

شکل 2-1۔ Core16550 کنفیگریشن 

نقلی بہاؤ (سوال پوچھیں)
Core16550 کے لیے صارف کا ٹیسٹ بینچ تمام ریلیز میں شامل ہے۔
سمولیشن چلانے کے لیے، SmartDesign کے اندر User Testbench Flow آپشن کو منتخب کریں اور SmartDesign مینو کے تحت جنریٹ ڈیزائن پر کلک کریں۔ صارف ٹیسٹ بینچ کو کور ٹیسٹ بینچ کنفیگریشن GUI کے ذریعے منتخب کیا جاتا ہے۔
جب SmartDesign Libero SoC پروجیکٹ تیار کرتا ہے، تو یہ صارف کے ٹیسٹ بینچ کو انسٹال کرتا ہے۔ files.
یوزر ٹیسٹ بینچ کو چلانے کے لیے، Libero SoC ڈیزائن ہائرارکی پین میں Core16550 instantiation پر ڈیزائن روٹ سیٹ کریں اور SoC ڈیزائن فلو ونڈو میں سمولیشن آئیکن پر کلک کریں۔ یہ ModelSim® کی درخواست کرتا ہے اور خود بخود سمولیشن چلاتا ہے۔

Libero SoC میں ترکیب (ایک سوال پوچھیں)
Libero SoC میں Synthesis آئیکن پر کلک کریں۔ Synthesis ونڈو ظاہر ہوتی ہے۔ Synplify® پروجیکٹ۔ اگر Verilog استعمال ہو رہا ہے تو Synplify کو Verilog 2001 کے معیار کو استعمال کرنے کے لیے سیٹ کریں۔ ترکیب کو چلانے کے لیے، چلائیں آئیکن پر کلک کریں۔

Libero SoC میں جگہ اور راستہ (ایک سوال پوچھیں)
ڈیزائن روٹ کو مناسب طریقے سے سیٹ کرنے اور Synthesis کو چلانے کے لیے، Libero SoC میں لے آؤٹ آئیکن پر کلک کریں اور ڈیزائنر کو پکاریں۔ Core16550 کو کسی خاص جگہ اور راستے کی ترتیبات کی ضرورت نہیں ہے۔

Core16550 (ایک سوال پوچھیں)

یہ سیکشن اس کور میں استعمال ہونے والے پیرامیٹرز کے بارے میں معلومات فراہم کرتا ہے۔

پیرامیٹرز (سوال پوچھیں)
Core16550 کسی بھی اعلیٰ سطحی پیرامیٹرز کی حمایت نہیں کرتا ہے۔

بنیادی انٹرفیس (سوال پوچھیں)

یہ سیکشن ان پٹ اور آؤٹ پٹ کا خلاصہ فراہم کرتا ہے۔

I/O سگنل کی تفصیل (سوال پوچھیں)
درج ذیل Core16550 I/O تعریفیں درج کرتا ہے۔

نام	قسم	قطبیت	تفصیل
PRESETN	ان پٹ	کم	ماسٹر ری سیٹ
پی سی ایل کے	ان پٹ	-	ماسٹر گھڑی PCLK کو تقسیم کرنے والے رجسٹروں کی قدر سے تقسیم کیا جاتا ہے۔ اس کے بعد نتیجہ کو 16 سے تقسیم کرکے بوڈ ریٹ تیار کیا جاتا ہے۔ نتیجہ سگنل BAUDOUT سگنل ہے۔ اس پن کے بڑھتے ہوئے کنارے کو تمام ان پٹ اور آؤٹ پٹ سگنلز کو اسٹروب کرنے کے لیے استعمال کیا جاتا ہے۔
PWRITE	ان پٹ	اعلی	APB لکھنا/پڑھنا قابل، فعال-اعلی۔ جب HIGH ہوتا ہے، ڈیٹا کو مخصوص ایڈریس کے مقام پر لکھا جاتا ہے۔ کم ہونے پر، مخصوص ایڈریس کے مقام سے ڈیٹا پڑھا جاتا ہے۔
PADDR[4:0]	ان پٹ	-	اے پی بی کا پتہ یہ بس CPU کو Core16550 کے رجسٹر کے ایڈریس کا لنک فراہم کرتی ہے جس سے پڑھا یا لکھا جا سکتا ہے۔
پی ایس ای ایل	ان پٹ	اعلی	اے پی بی منتخب کریں۔ جب یہ PENABLE کے ساتھ HIGH ہو تو Core16550 کو پڑھنا اور لکھنا فعال ہو جاتا ہے۔
PWDATA[7:0]	ان پٹ	-	ڈیٹا ان پٹ بس اس بس کا ڈیٹا تحریری چکر کے دوران ایڈریس شدہ رجسٹر میں لکھا جائے گا۔
قابلِ سزا	ان پٹ	اعلی	اے پی بی کو فعال کریں۔ جب یہ PSEL کے ساتھ زیادہ ہو تو Core16550 کو پڑھنا اور لکھنا فعال ہو جاتا ہے۔
PRDATA[7:0]	آؤٹ پٹ	-	ڈیٹا آؤٹ پٹ بس یہ بس پڑھنے کے چکر کے دوران ایڈریس شدہ رجسٹر کی قدر رکھتی ہے۔
CTSn	ان پٹ	کم	بھیجنے کے لیے صاف کریں۔ یہ ایکٹیو لو سگنل ایک ان پٹ ہے جب منسلک ڈیوائس (موڈیم) ڈیٹا کو قبول کرنے کے لیے تیار ہوتا ہے۔ Core16550 یہ معلومات CPU کو موڈیم اسٹیٹس رجسٹر کے ذریعے منتقل کرتا ہے۔ یہ رجسٹر اس بات کی بھی نشاندہی کرتا ہے کہ اگر آخری بار سے CTSn سگنل تبدیل ہوا ہے، تو رجسٹر پڑھا گیا تھا۔
DSRn	ان پٹ	کم	ڈیٹا سیٹ تیار ہے یہ ایکٹیو لو سگنل ایک ان پٹ ہے جو اس بات کی نشاندہی کرتا ہے کہ منسلک ڈیوائس (موڈیم) Core16550 کے ساتھ لنک سیٹ اپ کرنے کے لیے کب تیار ہے۔ Core16550 یہ معلومات CPU کو موڈیم اسٹیٹس رجسٹر کے ذریعے منتقل کرتا ہے۔ یہ رجسٹر اس بات کی بھی نشاندہی کرتا ہے کہ آیا آخری بار رجسٹر پڑھنے کے بعد سے DSRn سگنل تبدیل ہوا ہے۔
ڈی سی ڈی این	ان پٹ	کم	ڈیٹا کیریئر کا پتہ لگانا یہ فعال کم سگنل ایک ان پٹ ہے جو اس بات کی نشاندہی کرتا ہے کہ منسلک ڈیوائس (موڈیم) نے کیریئر کا پتہ لگایا ہے۔ Core16550 یہ معلومات CPU کو منتقل کرتا ہے حالانکہ موڈیم اسٹیٹس رجسٹر۔ یہ رجسٹر اس بات کی بھی نشاندہی کرتا ہے کہ آیا آخری بار رجسٹر پڑھنے کے بعد سے DCDn سگنل تبدیل ہوا ہے۔
گناہ	ان پٹ	-	سیریل ان پٹ ڈیٹا یہ ڈیٹا Core16550 میں منتقل ہوتا ہے۔ یہ PCLK ان پٹ پن کے ساتھ مطابقت پذیر ہے۔
آر آئی این	ان پٹ	کم	انگوٹی اشارے یہ ایکٹیو لو سگنل ایک ان پٹ ہے جو اس وقت دکھاتا ہے جب منسلک ڈیوائس (موڈیم) نے ٹیلی فون لائن پر گھنٹی کا سگنل محسوس کیا ہے۔ Core16550 یہ معلومات CPU کو موڈیم اسٹیٹس رجسٹر کے ذریعے منتقل کرتا ہے۔ یہ رجسٹر اس بات کی بھی نشاندہی کرتا ہے کہ RIN کے پچھلے کنارے کو کب محسوس کیا گیا تھا۔
سوٹ	آؤٹ پٹ	-	سیریل آؤٹ پٹ ڈیٹا یہ ڈیٹا Core16550 سے منتقل کیا گیا ہے۔ یہ BAUDOUT آؤٹ پٹ پن کے ساتھ مطابقت پذیر ہے۔
RTSn	آؤٹ پٹ	کم	بھیجنے کی درخواست یہ فعال کم آؤٹ پٹ سگنل منسلک ڈیوائس (موڈیم) کو بتانے کے لیے استعمال کیا جاتا ہے کہ Core16550 ڈیٹا بھیجنے کے لیے تیار ہے۔ یہ CPU کے ذریعے موڈیم کنٹرول رجسٹر کے ذریعے پروگرام کیا جاتا ہے۔

جدول 4-1۔ I/O سگنل کا خلاصہ (جاری ہے)
نام	قسم	قطبیت	تفصیل
ڈی ٹی آر این	آؤٹ پٹ	کم	ڈیٹا ٹرمینل تیار ہے۔ یہ فعال کم آؤٹ پٹ سگنل منسلک ڈیوائس (موڈیم) کو بتاتا ہے کہ Core16550 ایک مواصلاتی لنک قائم کرنے کے لیے تیار ہے۔ یہ CPU کے ذریعے موڈیم کنٹرول رجسٹر کے ذریعے پروگرام کیا جاتا ہے۔
OUT1n	آؤٹ پٹ	کم	آؤٹ پٹ 1 یہ ایکٹو-کم آؤٹ پٹ صارف کی طرف سے بیان کردہ سگنل ہے۔ CPU اس سگنل کو موڈیم کنٹرول رجسٹر کے ذریعے پروگرام کرتا ہے اور مخالف قدر پر سیٹ ہوتا ہے۔
OUT2n	آؤٹ پٹ	کم	آؤٹ پٹ 2 یہ ایکٹو-کم آؤٹ پٹ سگنل صارف کی طرف سے بیان کردہ سگنل ہے۔ یہ سی پی یو کے ذریعہ موڈیم کنٹرول رجسٹر کے ذریعے پروگرام کیا جاتا ہے اور مخالف قدر پر سیٹ کیا جاتا ہے۔ پروگرام شدہ
INTR	آؤٹ پٹ	اعلی	مداخلت زیر التواء یہ ایکٹو-ہائی آؤٹ پٹ سگنل Core16550 سے انٹرپٹ آؤٹ پٹ سگنل ہے۔ یہ کچھ واقعات پر فعال ہونے کے لیے پروگرام کیا جاتا ہے، سی پی یو کو مطلع کرتا ہے کہ ایسا واقعہ پیش آیا ہے، (مزید تفصیلات کے لیے، انٹرپٹ آئیڈینٹیفیکیشن رجسٹر دیکھیں)۔ CPU پھر مناسب کارروائی کرتا ہے۔
BAUDOUTn	آؤٹ پٹ	کم	باہر Baud یہ ایک آؤٹ پٹ کلاک سگنل ہے جو SOUT سے ڈیٹا آؤٹ پٹ اسٹریم کو سنکرونائز کرنے کے لیے ان پٹ کلاک سے اخذ کیا گیا ہے۔
RXRDYN	آؤٹ پٹ	کم	وصول کنندہ ٹرانسمیشن حاصل کرنے کے لیے تیار ہے۔ CPU اس فعال کم آؤٹ پٹ سگنل سے ظاہر ہوتا ہے کہ Core16550 کا ریسیور سیکشن ڈیٹا پڑھنے کے لیے دستیاب ہے۔
TXRDYN	آؤٹ پٹ	کم	ٹرانسمیٹر ڈیٹا منتقل کرنے کے لیے تیار ہے۔ یہ فعال کم سگنل CPU کو اشارہ کرتا ہے کہ Core16550 کے ٹرانسمیٹر سیکشن میں ٹرانسمیشن کے لیے ڈیٹا لکھنے کے لیے جگہ ہے۔
rxfifo_empty	آؤٹ پٹ	اعلی	FIFO خالی وصول کریں۔ یہ سگنل ہائی ہو جاتا ہے جب وصول FIFO خالی ہوتا ہے۔
rxfifo_full	آؤٹ پٹ	اعلی	FIFO مکمل وصول کریں۔ یہ سگنل ہائی ہو جاتا ہے جب وصول FIFO بھر جاتا ہے۔

ٹائمنگ ڈایاگرام (سوال پوچھیں)
یہ سیکشن اس کور کے ٹائمنگ ڈایاگرام فراہم کرتا ہے۔

 ڈیٹا رائٹ سائیکل اور ڈیٹا ریڈ سائیکل (سوال پوچھیں)
شکل 5-1 اور شکل 5-2 APB سسٹم کلاک، PCLK سے متعلق رائٹ سائیکل اور ریڈ سائیکل ٹائمنگ تعلقات کو ظاہر کرتی ہے۔

رجسٹر لکھیں (سوال پوچھیں)
مندرجہ ذیل اعداد و شمار سے پتہ چلتا ہے کہ پتہ، سلیکٹ اور ان ایبل سگنلز لیچ کیے گئے ہیں اور PCLK کے بڑھتے ہوئے کنارے سے پہلے درست ہونے چاہئیں۔ تحریر PCLK سگنل کے بڑھتے ہوئے کنارے پر ہوتی ہے۔

رجسٹر پڑھیں (سوال پوچھیں)
مندرجہ ذیل اعداد و شمار سے پتہ چلتا ہے کہ پتہ، سلیکٹ اور ان ایبل سگنلز لیچ کیے گئے ہیں اور PCLK کے بڑھتے ہوئے کنارے سے پہلے درست ہونے چاہئیں۔ پڑھنا PCLK سگنل کے بڑھتے ہوئے کنارے پر ہوتا ہے۔ تفصیل اور ٹائمنگ ویوفارمز کے بارے میں مزید تفصیلات کے لیے، AMBA تفصیلات دیکھیں۔

وصول کنندہ کی مطابقت پذیری (سوال پوچھیں)
جب وصول کنندہ آنے والے ڈیٹا سٹریم میں کم حالت کا پتہ لگاتا ہے، تو یہ اس سے ہم آہنگ ہوجاتا ہے۔ آغاز کے کنارے کے بعد، UART 1.5 × (عام بٹ کی لمبائی) کا انتظار کرتا ہے۔ اس کی وجہ سے ہر بعد والے بٹ کو اس کی چوڑائی کے وسط میں پڑھا جاتا ہے۔ مندرجہ ذیل تصویر اس مطابقت پذیری کے عمل کو ظاہر کرتی ہے۔

شکل 5-3۔ وصول کنندہ کی مطابقت پذیری۔

ٹیسٹ بینچ آپریشن (سوال پوچھیں)
Core16550: Verilog user testbench کے ساتھ صرف ایک ٹیسٹ بینچ فراہم کیا گیا ہے۔ یہ ویریلوگ میں لکھا ہوا ایک آسان استعمال کرنے والا ٹیسٹ بینچ ہے۔ یہ ٹیسٹ بینچ کسٹمر کی ترمیم کے لیے ہے۔

صارف ٹیسٹ بینچ (ایک سوال پوچھیں)
مندرجہ ذیل اعداد و شمار سابق کے بلاک ڈایاگرام کو ظاہر کرتا ہے۔ampلی صارف ڈیزائن اور ٹیسٹ بینچ۔
شکل 6-1۔ Core16550 یوزر ٹیسٹ بینچ

صارف کے ٹیسٹ بینچ میں ایک سادہ سابق شامل ہے۔ample ڈیزائن جو ان صارفین کے لیے ایک حوالہ کے طور پر کام کرتا ہے جو اپنے ڈیزائن کو نافذ کرنا چاہتے ہیں۔
سابق کے لیے ٹیسٹ بینچampلی، صارف کا ڈیزائن تصدیقی ٹیسٹ بینچ میں جانچ کی گئی فعالیت کے ذیلی سیٹ کو نافذ کرتا ہے، مزید تفصیلات کے لیے، یوزر ٹیسٹ بینچ دیکھیں۔ تصوراتی طور پر، جیسا کہ شکل 6-1 میں دکھایا گیا ہے، Core16550 کا انسٹی ٹیوشن ایک رویے کے مائیکرو کنٹرولر اور نقلی لوپ بیک کنکشن کا استعمال کرتے ہوئے نقل کیا گیا ہے۔ سابق کے لیےampلی، صارف کا ٹیسٹ بینچ اسی Core16550 یونٹ کے ذریعے ٹرانسمٹ اور وصول کرتا ہے، تاکہ آپ اس کور کو استعمال کرنے کے بارے میں بنیادی سمجھ حاصل کر سکیں۔
صارف کا ٹیسٹ بینچ Core16550 کے بنیادی سیٹ اپ، ٹرانسمٹ اور وصولی آپریشنز کو ظاہر کرتا ہے۔ صارف ٹیسٹ بینچ مندرجہ ذیل اقدامات انجام دیتا ہے:

1. کنٹرول رجسٹر میں لکھیں۔
2. موصولہ ڈیٹا چیک کریں۔
3. ٹرانسمٹ اور وصول کو آن کریں۔
4. کنٹرول رجسٹر پڑھیں۔
5. منتقل کریں اور ایک بائٹ وصول کریں۔

ڈیوائس کا استعمال اور کارکردگی (ایک سوال پوچھیں)

درج ذیل جدول میں Core16550 کے استعمال اور کارکردگی کے اعداد و شمار کی فہرست دی گئی ہے۔ جدول 7-1۔ Core16550 استعمال اور کارکردگی پولر فائر اور پولر فائر ایس او سی

ڈیوائس کی تفصیلات		وسائل			رام
خاندان	ڈیوائس	4LUT	ڈی ایف ایف	منطق کے عناصر	μSRAM
پولر فائر	MPF100T-FCSG325I	752	284	753	2
PolarFire®SoC	MPFS250TS- FCSG536I	716	284	720	2
RTG4™	RT4G150- 1CG1657M	871	351	874	2
IGLOO® 2	M2GL050TFB GA896STD	754	271	1021	2
SmartFusion® 2	M2S050TFBG A896STD	754	271	1021	2
SmartFusion®	A2F500M3G- STD	1163	243	1406	2
IGLOO®/IGLOOE	AGL600- STD/AGLE600 V2	1010	237	1247	2
فیوژن	AFS600-STD	1010	237	1247	2
ProASIC® 3/E	A3P600-STD	1010	237	1247	2
ProASIC Plus®	APA075-STD	1209	233	1442	2
RTAX-S	RTAX250S- STD	608	229	837	2
ایکسلریٹر®	AX125-STD	608	229	837	2

حل شدہ مسائل (سوال پوچھیں)
مندرجہ ذیل جدول مختلف Core16550 ریلیز کے لیے تمام حل شدہ مسائل کی فہرست دیتا ہے۔
جدول 8-1۔ حل شدہ مسائل

ورژن	تبدیلیاں
v3.4	Core16550 رجسٹر نام کے طور پر سسٹم ویریلوگ کلیدی لفظ "بریک" کا استعمال کرتا ہے جس کی وجہ سے نحوی غلطی کا مسئلہ پیدا ہو رہا تھا۔ کلیدی لفظ کو کسی اور نام سے بدل کر اسے ٹھیک کیا گیا ہے۔ PolarFire® فیملی سپورٹ شامل کر دی گئی۔

نظرثانی کی تاریخ (سوال پوچھیں)

نظرثانی کی تاریخ ان تبدیلیوں کو بیان کرتی ہے جو دستاویز میں لاگو کی گئی تھیں۔ تبدیلیاں نظر ثانی کے ذریعے درج کی جاتی ہیں، جو کہ سب سے زیادہ حالیہ اشاعت سے شروع ہوتی ہیں۔

مائکروچپ ایف پی جی اے سپورٹ

مائیکرو چِپ ایف پی جی اے پروڈکٹس گروپ اپنی مصنوعات کو مختلف سپورٹ سروسز کے ساتھ بیک کرتا ہے، بشمول کسٹمر سروس، کسٹمر ٹیکنیکل سپورٹ سینٹر، webسائٹ، اور دنیا بھر میں سیلز دفاتر۔ صارفین کو مشورہ دیا جاتا ہے کہ وہ سپورٹ سے رابطہ کرنے سے پہلے مائیکرو چِپ کے آن لائن وسائل کو دیکھیں کیونکہ بہت امکان ہے کہ ان کے سوالات کا جواب پہلے ہی دے دیا گیا ہو۔
کے ذریعے ٹیکنیکل سپورٹ سینٹر سے رابطہ کریں۔ webسائٹ پر www.microchip.com/support FPGA ڈیوائس پارٹ نمبر کا ذکر کریں، مناسب کیس کیٹیگری منتخب کریں، اور ڈیزائن اپ لوڈ کریں۔ files تکنیکی مدد کیس بناتے وقت۔
غیر تکنیکی پروڈکٹ سپورٹ کے لیے کسٹمر سروس سے رابطہ کریں، جیسے پروڈکٹ کی قیمتوں کا تعین، پروڈکٹ اپ گریڈ، اپ ڈیٹ کی معلومات، آرڈر کی حیثیت، اور اجازت۔

• شمالی امریکہ سے، 800.262.1060 پر کال کریں۔
• باقی دنیا سے، 650.318.4460 پر کال کریں۔
• فیکس، دنیا میں کہیں سے بھی، 650.318.8044

مائیکرو چپ کی معلومات

ٹریڈ مارکس
"Microchip" کا نام اور لوگو، "M" لوگو، اور دیگر نام، لوگو، اور برانڈز Microchip Technology Incorporated یا ریاستہائے متحدہ اور/یا دیگر ممالک میں اس کے ملحقہ اور/یا ذیلی اداروں کے رجسٹرڈ اور غیر رجسٹرڈ ٹریڈ مارک ہیں ("Microchip) ٹریڈ مارکس")۔ مائیکرو چِپ ٹریڈ مارکس سے متعلق معلومات یہاں پر مل سکتی ہیں۔ https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN:

قانونی نوٹس

• یہ اشاعت اور اس میں موجود معلومات کو صرف مائیکرو چِپ پروڈکٹس کے ساتھ استعمال کیا جا سکتا ہے، بشمول آپ کی درخواست کے ساتھ مائیکرو چِپ پروڈکٹس کو ڈیزائن، ٹیسٹ اور انٹیگریٹ کرنا۔ اس معلومات کا استعمال
  کسی دوسرے طریقے سے ان شرائط کی خلاف ورزی کرتا ہے۔ ڈیوائس ایپلیکیشنز سے متعلق معلومات صرف آپ کی سہولت کے لیے فراہم کی جاتی ہیں اور اپ ڈیٹس کے ذریعے اس کی جگہ لے لی جا سکتی ہے۔ یہ یقینی بنانا آپ کی ذمہ داری ہے کہ آپ کی درخواست آپ کی وضاحتوں کے مطابق ہو۔ اضافی سپورٹ کے لیے اپنے مقامی مائیکرو چِپ سیلز آفس سے رابطہ کریں یا اضافی سپورٹ حاصل کریں۔ www.microchip.com/en-us/support/design-help/client-support-services
• یہ معلومات مائیکروچپ "جیسا ہے" کے ذریعہ فراہم کی گئی ہے۔ مائیکروچپ کسی بھی قسم کی کوئی نمائندگی یا وارنٹی نہیں دیتا خواہ ظاہر ہو یا مضمر، تحریری ہو یا زبانی، قانونی یا بصورت دیگر، معلومات سے متعلق جس میں شامل ہے لیکن محدود نہیں غیر خلاف ورزی، تجارتی صلاحیت، اور کسی خاص مقصد کے لیے فٹنس، یا اس کی حالت، معیار، یا کارکردگی سے متعلق وارنٹی۔
• کسی بھی صورت میں مائیکروچپ کسی بھی بالواسطہ، خصوصی، تعزیری، اتفاقی، یا نتیجے میں ہونے والے نقصان، نقصان، لاگت، یا کسی بھی قسم کے اخراجات کے لیے ذمہ دار نہیں ہوگی، یہاں تک کہ اگر مائیکروچپ کو امکان کے بارے میں مشورہ دیا گیا ہو یا نقصانات کا اندازہ لگایا جا سکتا ہے۔ قانون کی طرف سے اجازت دی گئی مکمل حد تک، معلومات یا اس کے استعمال سے متعلق کسی بھی طرح سے تمام دعووں پر مائیکروچپ کی کل ذمہ داری فیس کی رقم سے زیادہ نہیں ہوگی، اگر آپ کو کسی بھی صورت میں، معلومات کے لیے مائکروچپ۔
• لائف سپورٹ اور/یا حفاظتی ایپلی کیشنز میں مائیکرو چِپ ڈیوائسز کا استعمال مکمل طور پر خریدار کے خطرے میں ہے، اور خریدار اس طرح کے استعمال کے نتیجے میں ہونے والے کسی بھی اور تمام نقصانات، دعووں، سوٹوں، یا اخراجات سے بے ضرر مائیکرو چِپ کا دفاع، معاوضہ اور اسے رکھنے پر متفق ہے۔ کسی بھی مائیکرو چِپ دانشورانہ املاک کے حقوق کے تحت کوئی لائسنس، واضح طور پر یا دوسری صورت میں نہیں دیا جاتا جب تک کہ دوسری صورت میں بیان نہ کیا جائے۔

مائیکرو چِپ ڈیوائسز کوڈ پروٹیکشن فیچر
مائیکرو چِپ پروڈکٹس پر کوڈ پروٹیکشن فیچر کی درج ذیل تفصیلات نوٹ کریں:

• مائیکرو چِپ مصنوعات اپنی مخصوص مائیکرو چِپ ڈیٹا شیٹ میں موجود تصریحات کو پورا کرتی ہیں۔
• مائیکرو چِپ کا خیال ہے کہ اس کی مصنوعات کا خاندان محفوظ ہے جب اسے مطلوبہ انداز میں، آپریٹنگ تصریحات کے اندر، اور عام حالات میں استعمال کیا جائے۔
• مائیکروچپ قدروں اور جارحانہ طور پر اپنے دانشورانہ املاک کے حقوق کا تحفظ کرتی ہے۔ مائیکرو چِپ پروڈکٹس کے کوڈ پروٹیکشن فیچرز کی خلاف ورزی کرنے کی کوششیں سختی سے ممنوع ہیں اور ڈیجیٹل ملینیم کاپی رائٹ ایکٹ کی خلاف ورزی کر سکتی ہیں۔
• نہ تو مائکروچپ اور نہ ہی کوئی دوسرا سیمی کنڈکٹر بنانے والا اس کے کوڈ کی حفاظت کی ضمانت دے سکتا ہے۔ کوڈ پروٹیکشن کا مطلب یہ نہیں ہے کہ ہم اس بات کی ضمانت دے رہے ہیں کہ پروڈکٹ "اٹوٹ ایبل" ہے۔ کوڈ تحفظ مسلسل تیار ہو رہا ہے۔ Microchip ہماری مصنوعات کے کوڈ پروٹیکشن فیچرز کو مسلسل بہتر بنانے کے لیے پرعزم ہے۔

یوزر گائیڈ
© 2025 Microchip Technology Inc. اور اس کے ذیلی ادارے

دستاویزات / وسائل

MICROCHIP Core16550 یونیورسل اسینکرونس ریسیور ٹرانسمیٹر [پی ڈی ایف] یوزر گائیڈ v3.4, v3.3, Core16550 Universal Asynchronous Receiver Transmitter, Core16550, Universal Asynchronous Receiver Transmitter, Asynchronous Receiver Transmitter, Receiver Transmitter, Transmitter

حوالہ جات

• صارف دستی