MICROCHIP v2.3 Gen 2 ڈیوائس کنٹرولر یوزر گائیڈ

یہ CoreRxIODBitAlign جنرک ٹریننگ IP استعمال کیے جانے والے ڈیٹا یا پروٹوکول سے آزاد بٹ الائنمنٹ کے لیے Rx پاتھ میں IO گیئرنگ بلاک میں استعمال ہوتا ہے۔ CoreRxIODBitAlign آپ کو ڈیٹا پاتھ میں تاخیر کو گھڑی کے راستے سے ایڈجسٹ کرنے کی اجازت دیتا ہے۔

CoreRxIODBitAlign کا خلاصہ

کور ورژن	یہ دستاویز CoreRxIODBitAlign v2.3 پر لاگو ہوتی ہے۔
تعاون یافتہ ڈیوائس	CoreRxIODBitAlign درج ذیل خاندانوں کو سپورٹ کرتا ہے:
خاندانوں	• PolarFire® SoC
	• پولر فائر
	نوٹ: اضافی معلومات کے لیے، ملاحظہ کریں۔ مصنوعات کا صفحہ
معاون ٹول فلو	Libero® SoC v12.0 یا بعد کے ریلیزز کی ضرورت ہے۔
تعاون یافتہ انٹرفیس	-
لائسنسنگ	CoreRxIODBitAlign کو لائسنس کی ضرورت نہیں ہے۔
تنصیب کی ہدایات	CoreRxIODBitAlign کو Libero SoC سافٹ ویئر کے IP کیٹلاگ میں خود بخود انسٹال ہونا چاہیے، Libero SoC سافٹ ویئر میں IP کیٹلاگ اپ ڈیٹ فنکشن کے ذریعے، یا اسے کیٹلاگ سے دستی طور پر ڈاؤن لوڈ کیا جاتا ہے۔ Libero SoC سافٹ ویئر آئی پی کیٹلاگ میں IP کور انسٹال ہونے کے بعد، اسے Libero پروجیکٹ میں شامل کرنے کے لیے SmartDesign کے اندر ترتیب دیا جاتا ہے، تیار کیا جاتا ہے اور فوری بنایا جاتا ہے۔
ڈیوائس کا استعمال اور کارکردگی	CoreRxIODBitAlign کے لیے استعمال اور کارکردگی کی معلومات کا خلاصہ 8 میں درج ہے۔ ڈیوائس کا استعمال اور Perکھیل

CoreRxIODBitAlign تبدیلی لاگ انفارمیشن

یہ سیکشن ایک جامع اوور فراہم کرتا ہے۔view تازہ ترین ریلیز سے شروع ہونے والی نئی شامل کردہ خصوصیات میں سے۔ حل شدہ مسائل کے بارے میں مزید معلومات کے لیے، 7. حل شدہ مسائل کا سیکشن دیکھیں۔

CoreRxIODBitAlign v2.3	کیا ہے نیا • MIPI پر مبنی تربیتی طریقہ کار کے لیے اپ ڈیٹ کیا گیا۔
CoreRxIODBitAlign v2.2	نیا کیا ہے • بائیں اور دائیں آنکھ کے تھپتھپانے سے ٹاپ ماڈیول میں معلومات میں تاخیر ہوتی ہے۔

خصوصیات

ایک سوال پوچھیں۔

CoreRxIODBitAlign میں درج ذیل خصوصیات ہیں:

آنکھوں کی مختلف چوڑائی 1–7 کے ساتھ بٹ الائنمنٹ کو سپورٹ کرتا ہے۔
مختلف فیبرک ڈبل ڈیٹا ریٹ (DDR) موڈز کو سپورٹ کرتا ہے 2/4/3p5/5
اسکیپ اور ری اسٹارٹ/ہولڈ میکانزم کی حمایت کرتا ہے۔
LP سگنلنگ سٹارٹ آف فریم کے ذریعے موبائل انڈسٹری پروسیسر انٹرفیس (MIPI) کی تربیت کی حمایت کرتا ہے

بٹ الائنمنٹ کے لیے 256 ٹیپ ڈیلے کو سپورٹ کرتا ہے۔

فنکشنل تفصیل

ایک سوال پوچھیں۔

CoreRxIODBitAlign Rx IOD انٹرفیس کے ساتھ

ایک سوال پوچھیں۔

درج ذیل اعداد و شمار CoreRxIODBitAlign کا ایک اعلیٰ سطحی بلاک ڈایاگرام دکھاتا ہے۔

تفصیل سے مراد CoreRxIODBitAlign PolarFire® اور PolarFire SoC آلات کو سپورٹ کرتی ہے۔

CoreRxIODBitAlign تربیت انجام دیتا ہے اور IO ڈیجیٹل (IOD) ڈیوائسز اور IO گیئرنگ (IOG) کو انٹرفیس کرنے کے لیے بھی ذمہ دار ہے تاکہ ڈیٹا کو درست طریقے سے کیپچر کرنے کے لیے تاخیر کو ایڈجسٹ کرنے کے ساتھ ایک متحرک ذریعہ کے طور پر تعاون کیا جا سکے۔
مکمل تربیتی طریقہ کار کے بہاؤ کی وضاحت 5. ٹائمنگ ڈائیگرام سیکشن میں کی گئی ہے۔

CoreRxIODBitAlign متحرک طور پر گھڑی کے راستے سے متعلق ڈیٹا پاتھ سے تاخیر کو شامل کرنے یا ہٹانے کی حمایت کرتا ہے۔ یہاں RX_DDRX_DYN انٹرفیس CoreRxIODBitAlign کو اوپر کی سمت میں تھپتھپانے کی تاخیر کو شامل کرکے گھڑی سے ڈیٹا مارجن کی تربیت انجام دینے کے لیے کنٹرول فراہم کرتا ہے۔ CoreRxIODBitAlign، بعد میں دوبارہ کے لیےview (ہر ٹیپ میں تاخیر میں اضافے کا)، RX_DDRX_DYN انٹرفیس سے فیڈ بیک اسٹیٹس فلیگ اسٹور کرتا ہے۔
CoreRxIODBitAlign ہر ٹیپ انکریمنٹ کے لیے ٹریننگ جاری رکھتا ہے جب تک کہ RX_DDRX_DYN انٹرفیس حد سے باہر کی حالت تک نہ پہنچ جائے۔

آخر میں، CoreRxIODBitAlign مکمل فیڈ بیک اسٹیٹس کے جھنڈوں کو صاف کرتا ہے۔ یہ مرحلہ ڈیٹا کی بٹ سیدھ کو گھڑی کے کناروں سے 90 ڈگری مرکز میں بہتر بناتا ہے اور اس کا حساب لگاتا ہے۔
بٹ الائنمنٹ ٹریننگ کو مکمل کرنے کے لیے حتمی حسابی نل کی تاخیر RX_DDRX_DYN انٹرفیس میں لوڈ کی جاتی ہے۔

اس CoreRxIODBitAlign کے ذریعے تعاون یافتہ خصوصیات مندرجہ ذیل تفصیل سے درج ہیں۔

ڈائنامک ری ٹریننگ میکانزم

ایک سوال پوچھیں۔

CoreRxIODBitAlign فیڈ بیک اسٹیٹس فلیگز (IOD_EARLY/IOD_LATE) کی مسلسل نگرانی کرتا ہے اور چیک کرتا ہے کہ آیا جھنڈے ٹوگل ہو رہے ہیں۔

آئی پی سب سے پہلے پہلے کیلکولیشن شدہ ٹیپس کو اوپر یا نیچے کی سمت میں +/- 4 ٹیپس کے ذریعے ایڈجسٹ کرتا ہے۔ اس کے باوجود، اگر جھنڈے ٹوگل ہوتے ہیں، تو IP دوبارہ ٹریننگ کو دوبارہ متحرک کرتا ہے۔

ہولڈ میکانزم (ایک سوال پوچھیں۔)

یہ خصوصیت اس وقت استعمال کی جاتی ہے جب تربیت کو ہولڈ اسٹیٹ پر رکھنے کی ضرورت ہوتی ہے۔ BIT_ALGN_HOLD ایکٹیو ہائی لیول پر مبنی ان پٹ ہے اور تربیت کو جاری رکھنے کے لیے اس پر زور دیا جانا چاہیے اور اسے ختم کرنا چاہیے۔

اس خصوصیت کو فعال کرنے کے لیے کنفیگریٹر میں HOLD_TRNG پیرامیٹر کو 1 پر سیٹ کیا جانا چاہیے۔ یہ پیرامیٹر بطور ڈیفالٹ 0 پر سیٹ ہے۔

دوبارہ شروع کرنے کا طریقہ کار (ایک سوال پوچھیں۔)

یہ فیچر ٹریننگ کو دوبارہ شروع کرنے کے لیے استعمال کیا جاتا ہے۔ ٹریننگ کو دوبارہ شروع کرنے کے لیے، BIT_ALGN_RSTRT ان پٹ کو ون کلاک پلس سیریل کلاک (SCLK) کے لیے ضروری ہے۔

یہ IP کے نرم ری سیٹ کو شروع کرتا ہے، جو BIT_ALGN_DONE کو 0 اور BIT_ALGN_START کو 1 پر ری سیٹ کرتا ہے۔

سکپ میکانزم (ایک سوال پوچھیں۔)

یہ خصوصیت اس وقت استعمال کی جاتی ہے جب تربیت کی ضرورت نہ ہو، اور مکمل تربیت کو نظرانداز کیا جا سکتا ہے۔ BIT_ALGN_SKIP فعال-اعلی سطح پر مبنی ان پٹ ہے اور مکمل تربیت کو چھوڑنے کے لیے اس پر زور دیا جانا چاہیے۔

اس خصوصیت کو فعال کرنے کے لیے کنفیگریٹر میں SKIP_TRNG پیرامیٹر کو 1 پر سیٹ کیا جانا چاہیے۔ یہ پیرامیٹر بطور ڈیفالٹ 0 پر سیٹ ہے۔

MIPI پر مبنی ٹریننگ میکانزم (ایک سوال پوچھیں۔)

اس خصوصیت کو فعال کرنے کے لیے کنفیگریٹر میں MIPI_TRNG پیرامیٹر کو 1 پر سیٹ کیا جانا چاہیے۔ اگر سیٹ ہو تو LP_IN ان پٹ پورٹ کو CoreRxIODBitAlign میں شامل کیا جاتا ہے۔

IP LP_IN ان پٹ پورٹ کے گرتے ہوئے کنارے کا پتہ لگاتا ہے، جو ٹریننگ شروع کرنے کے لیے فریم کے درست آغاز کی نشاندہی کرتا ہے۔

CoreRxIODBitAlign پیرامیٹرز اور انٹرفیس سگنلز

ایک سوال پوچھیں۔

کنفیگریشن GUI پیرامیٹرز (ایک سوال پوچھیں۔)

اس بنیادی ریلیز کے لیے کوئی کنفیگریشن پیرامیٹرز نہیں ہیں۔

بندرگاہیں (ایک سوال پوچھیں۔)

درج ذیل جدول میں CoreRxIODBitAlign کے ڈیزائن میں استعمال ہونے والے ان پٹ اور آؤٹ پٹ سگنلز کی فہرست دی گئی ہے۔

جدول 3-1۔ ان پٹ اور آؤٹ پٹ سگنلز

سگنل	سمت	پورٹ کی چوڑائی (بٹس)	تفصیل
گھڑیاں اور دوبارہ ترتیب دیں۔
سلک	ان پٹ	1	فیبرک گھڑی
PLL_LOCK	ان پٹ	1	پی ایل ایل لاک
ری سیٹ کریں۔	ان پٹ	1	فعال-کم غیر مطابقت پذیر ری سیٹ
ڈیٹا بس اور کنٹرول
IOD_EARLY	ان پٹ	1	ڈیٹا آنکھ مانیٹر ابتدائی پرچم
IOD_LATE	ان پٹ	1	ڈیٹا آنکھ مانیٹر دیر سے جھنڈا
IOD_ OOR	ان پٹ	1	تاخیر لائن کے لیے ڈیٹا آئی مانیٹر رینج سے باہر کا جھنڈا
BIT_ALGN_EYE_IN	ان پٹ	3	صارف ڈیٹا آئی مانیٹر کی چوڑائی کا تعین کرتا ہے۔
BIT_ALGN_RSTRT	ان پٹ	1	بٹ الائن ٹریننگ دوبارہ شروع کریں (نبض پر مبنی دعوی) 1- ٹریننگ دوبارہ شروع کریں 0- دوبارہ شروع کرنے کی تربیت نہیں
BIT_ALGN_CLR_FLGS	آؤٹ پٹ	1	ابتدائی یا دیر سے جھنڈے صاف کریں۔
BIT_ALGN_LOAD	آؤٹ پٹ	1	ڈیفالٹ لوڈ کریں۔
BIT_ALGN_DIR	آؤٹ پٹ	1	تاخیر لائن اوپر یا نیچے کی سمت 1- اوپر (بڑھنا 1 ٹیپ) 0- نیچے (کمی 1 ٹیپ)
BIT_ALGN_MOVE	آؤٹ پٹ	1	حرکت نبض پر تاخیر میں اضافہ کریں۔
BIT_ALIGN_SKIP	ان پٹ	1	بٹ الائن ٹریننگ اسکپ (سطح پر مبنی دعوی) 1- تربیت کو چھوڑیں اور صرف اس صورت میں درست ہے جب SKIP_TRNG پیرامیٹر 1 پر سیٹ ہو 0- تربیت کو معمول کے مطابق آگے بڑھنا چاہیے۔
BIT_ALIGN_HOLD	ان پٹ	1	بٹ الائن ٹریننگ ہولڈ (سطح پر مبنی دعوی) 1- تربیت کو ہولڈ کریں اور صرف اس وقت درست رہیں جب HOLD_TRNG پیرامیٹر 1 پر سیٹ ہو۔ 0- تربیت کو معمول کے مطابق آگے بڑھنا چاہیے۔
BIT_ALIGN_ERR	آؤٹ پٹ	1	بٹ سیدھ میں تربیت کی خرابی (سطح پر مبنی دعوی) 1- خرابی 0- کوئی غلطی نہیں
BIT_ALGN_START	آؤٹ پٹ	1	بٹ الائن ٹریننگ کا آغاز (سطح پر مبنی دعویٰ) 1- شروع ہوا 0- شروع نہیں ہوا۔
BIT_ALGN_DONE	آؤٹ پٹ	1	بٹ الائن ٹریننگ ہو گئی (سطح پر مبنی دعویٰ) 1— مکمل 0— مکمل نہیں ہوا۔

سگنل	سمت	پورٹ کی چوڑائی (بٹس)	تفصیل
LP_IN	ان پٹ	1	MIPI پر مبنی فریم ٹریننگ (سطح پر مبنی دعوی) 1- ایکٹو-لو سگنل کو فریم کے آغاز کی نشاندہی کرنے کے لیے کم ہونا چاہیے اور صرف فریم کے آخر میں ڈیسرٹ کرنا چاہیے۔ 0- تربیت کو معمول کے مطابق آگے بڑھنا چاہیے اور یہ سگنل اندرونی طور پر کم ہونا چاہیے۔
DEM_BIT_ALGN_TAPDLY	آؤٹ پٹ	8	TAP تاخیر کا حساب لگایا گیا اور IP کے ذریعہ BIT_ALGN_DONE کو ہائی سیٹ کرنے کے بعد درست۔
RX_BIT_ALIGN_LEFT_WIN	آؤٹ پٹ	8	بائیں ڈیٹا آئی مانیٹر کی قدر نوٹ: اقدار صرف اس وقت درست ہوتی ہیں جب آؤٹ پٹ BIT_ALGN_DONE 1 پر سیٹ ہو اور آؤٹ پٹ BIT_ALGN_START 0 پر سیٹ ہو۔ اگر پیرامیٹر SKIP_TRNG سیٹ ہو تو یہ 0 لوٹاتا ہے۔
RX_BIT_ALIGN_RGHT_WIN	آؤٹ پٹ	8	دائیں ڈیٹا آئی مانیٹر کی قدر نوٹ: اقدار صرف اس وقت درست ہوتی ہیں جب آؤٹ پٹ BIT_ALGN_DONE 1 پر سیٹ ہو اور آؤٹ پٹ BIT_ALGN_START 0 پر سیٹ ہو۔ اگر پیرامیٹر SKIP_TRNG سیٹ ہو تو یہ 0 لوٹاتا ہے۔

Libero ڈیزائن سویٹ میں CoreRxIODBitAlign کو نافذ کرنا

ایک سوال پوچھیں۔

اسمارٹ ڈیزائن (ایک سوال پوچھیں۔)

CoreRxIODBitAlign SmartDesign IP تعیناتی ڈیزائن ماحول میں پہلے سے نصب ہے۔ مندرجہ ذیل اعداد و شمار ایک سابق کو ظاہر کرتا ہے۔ampفوری CoreRxIODBitAlign کا لی۔
کور کو اسمارٹ ڈیزائن میں کنفیگریشن ونڈو کا استعمال کرتے ہوئے ترتیب دیا گیا ہے، جیسا کہ شکل 4-2 میں دکھایا گیا ہے۔

سمارٹ ڈیزائن کے استعمال کے بارے میں مزید معلومات کے لیے کور کو فوری اور تخلیق کرنے کے لیے، دیکھیں اسمارٹ ڈیزائن صارف گائیڈ.

SmartDesign میں CoreRxIODBitAlign کو ترتیب دینا (ایک سوال پوچھیں۔)

کور کو SmartDesign کے اندر کنفیگریشن GUI کا استعمال کرتے ہوئے ترتیب دیا گیا ہے جیسا کہ مندرجہ ذیل تصویر میں دکھایا گیا ہے۔

نقلی بہاؤ (ایک سوال پوچھیں۔)

CoreRxIODBitAlign کے لیے صارف کا ٹیسٹ بینچ تمام ریلیز میں شامل ہے۔
سمیلیشنز چلانے کے لیے، درج ذیل مرحلہ پر عمل کریں: SmartDesign میں User Testbench فلو کو منتخب کریں، اور پھر جنریٹ پین پر Save and Generate پر کلک کریں۔

یوزر ٹیسٹ بینچ کا انتخاب کور ٹیسٹ بینچ کنفیگریشن GUI کے ذریعے کیا جاتا ہے۔ جب SmartDesign Libero® SoC پروجیکٹ تیار کرتا ہے، تو یہ صارف کے ٹیسٹ بینچ کو انسٹال کرتا ہے۔ files.
صارف کے ٹیسٹ بینچ کو چلانے کے لیے، Libero SoC ڈیزائن کے درجہ بندی کے پین میں CoreRxIODBitAlign انسٹیٹیئشن پر ڈیزائن روٹ سیٹ کریں، اور پھر Libero SoC ڈیزائن فلو ونڈو میں Simulation پر کلک کریں۔

یہ ModelSim® کی درخواست کرتا ہے اور خود بخود سمولیشن چلاتا ہے۔
مندرجہ ذیل تصویر ایک سابقہ کو دکھاتی ہے۔ampتخروپن کے ذیلی نظام کے لی۔ یہ سمولیشن کے لیے CoreRxIODBitAlign کے ساتھ لوپ بیک موڈ میں IOG_IOD جزو DDRX4 اور DDTX4 استعمال کرتا ہے۔
یہاں، تیار کردہ PRBS ڈیٹا DDTX4 کے ذریعے DDRX4 کو سیریل طور پر منتقل کیا جاتا ہے اور آخر میں، PRBS چیکر کو تربیت مکمل ہونے کے بعد ڈیٹا کی سالمیت کی جانچ کرنے کے لیے استعمال کیا جاتا ہے۔

Libero SoC میں ترکیب (ایک سوال پوچھیں۔)

کنفیگریشن GUI میں منتخب کنفیگریشن کے ساتھ ترکیب کو چلانے کے لیے، ڈیزائن کی جڑ کو مناسب طریقے سے سیٹ کریں۔ Implement Design کے تحت، Design Flow ٹیب میں، Synthesize پر دائیں کلک کریں اور Run پر کلک کریں۔

Libero SoC میں جگہ اور راستہ (ایک سوال پوچھیں۔)

ڈیزائن کی جڑ کو مناسب طریقے سے ترتیب دینے کے بعد اور ترکیب چلائیں۔ ڈیزائن فلو ٹیب میں ڈیزائن کو نافذ کریں کے تحت، جگہ اور راستے پر دائیں کلک کریں، اور چلائیں پر کلک کریں۔

سسٹم انٹیگریشن (ایک سوال پوچھیں۔)

یہ سیکشن CoreRxIODBitAlign کے انضمام کو آسان بنانے کے لیے اشارہ کرتا ہے۔
استعمال شدہ Rx/Tx IOG متعدد ان پٹ اور آؤٹ پٹ طریقوں کو سپورٹ کرتا ہے۔ یہ اعداد و شمار اور گھڑی کی شرح حتمی سلکان کی خصوصیت کی بنیاد پر، سست اور بعض صورتوں میں تیز ہو سکتی ہے۔
درج ذیل جدول میں ڈیٹا اور گھڑی کی شرح کی فہرست دی گئی ہے۔

جدول 4-1۔ ڈیٹا اور گھڑی کی شرح

IOG موڈ	سمت	گیئر کا تناسب	زیادہ سے زیادہ IO ڈیٹا کی شرح متوقع ہے۔	IO گھڑی شرح	کور گھڑی شرح	ڈیٹا کی قسم
DDRX4	ان پٹ	8:1	1600 ایم بی پی ایس	800 میگاہرٹز	200 میگاہرٹز	ڈی ڈی آر

مندرجہ ذیل تصویر ایک سابقہ کو دکھاتی ہے۔ampCoreRXIODBitAlign سب سسٹم انٹیگریشن کا le۔

سابقہ ذیلی نظام IOG_IOD جزو DDRX4 اور DDTX4 کو لوپ بیک موڈ میں CoreRxIODBitAlign کے ساتھ تخروپن کے لیے استعمال کرتا ہے۔ یہاں، تیار کردہ PRBS ڈیٹا کو IOG_IOD_DDRTX4_0 کے ذریعے سیریل IOG_IOD_DDRX4_PF_0 میں منتقل کیا جاتا ہے۔
CoreRxIODBitAlign IOG_IOD_DDRX1_PF_0 جزو کے ساتھ ٹریننگ کرتا ہے (BIT_ALIGN_START 4 پر سیٹ، BIT_ALIGN_DONE 0 پر سیٹ کیا گیا)، اور آخر میں، ایک بار ٹریننگ مکمل ہو جانے کے بعد (BIT_ALIGN_START 0 پر سیٹ کیا گیا، BIT_ALIGN_DONE ڈیٹا کو چیک کرنے کے لیے پی آر بی ایس 1 کو چیک کرنے کے لیے سیٹ کیا جاتا ہے۔

ٹیسٹ بینچ (ایک سوال پوچھیں۔)

CoreRxIODBitAlign کی تصدیق اور جانچ کے لیے ایک متحد ٹیسٹ بینچ استعمال کیا جاتا ہے جسے صارف ٹیسٹ بینچ کہتے ہیں۔

صارف ٹیسٹ بینچ (ایک سوال پوچھیں۔)

صارف ٹیسٹ بینچ CoreRxIODBitAlign کی ریلیز کے ساتھ شامل ہے جو CoreRxIODBitAlign کی چند خصوصیات کی تصدیق کرتا ہے۔ مندرجہ ذیل اعداد و شمار CoreRxIODBitAlign صارف ٹیسٹ بینچ کو ظاہر کرتا ہے۔
جیسا کہ پچھلے اعداد و شمار میں دکھایا گیا ہے، لوپ بیک موڈ میں تصدیق کرنے کے لیے صارف کا ٹیسٹ بینچ ایک Microchip DirectCore CoreRxIODBitAlign DUT، PRBS_GEN، PRBS_CHK، CCC، IOG_IOD_TX، اور IOG_IOD_RX پر مشتمل ہے۔
گھڑی کے مستحکم ہونے پر کلاک کنڈیشننگ سرکٹ (CCC) CORE_CLK اور IO_CLK چلاتا ہے۔
PRBS_GEN متوازی ڈیٹا کو IOG_IOD_TX پر چلاتا ہے، اور پھر IOG_ID_RX متوازی طور پر سیریل ڈیٹا وصول کرتا ہے۔
CoreRxIODBitAlign DUT IOD_CTRL سگنلز کے ساتھ تربیت انجام دیتا ہے۔ تربیت مکمل ہونے کے بعد، PRBS_CHK بلاک ڈیٹا کی سالمیت کے لیے IOG_IOD_RX بلاک سے ڈیٹا چیک کرنے کے لیے فعال ہو جاتا ہے۔
اہم: صارف ٹیسٹ بینچ صرف فکسڈ کنفیگریشن کو سپورٹ کرتا ہے۔

ٹائمنگ ڈایاگرام

(ایک سوال پوچھیں۔)

یہ سیکشن CoreRxIODBitAlign کے ٹائمنگ ڈایاگرام کی وضاحت کرتا ہے۔

CoreRxIODBitAlign ٹریننگ ٹائمنگ ڈایاگرام (ایک سوال پوچھیں۔)

درج ذیل ٹائمنگ خاکہ ایک سابقہ ہے۔ampمندرجہ ذیل پیرامیٹرز کے ساتھ تربیتی ترتیب کا لی۔
CoreRxIODBitAlign فیبرک کلاک یا SCLK، یا CCC یا PLL جزو سے OUT2_FABCLK_*، اور PF_IOD_GENERIC_RX IOD جزو OUT*_HS_IO_CLK_* یا بینک کلاک یا BCLK بٹ الائنمنٹ پر مبنی کام کرتا ہے۔ یہاں، PF_IOD_GENERIC_RX IOD جزو بٹ سیدھ کے لیے سیریل ڈیٹا وصول کرتا ہے۔ سابق کے لیےampلی، اگر DDRx1000 فیبرک موڈ پر مطلوبہ ڈیٹا کی شرح 4 Mbps ہے، تو OUT2_FABCLK_0 یا SCLK PLL یا CCC جزو سے 125 MHz اور OUT0_HS_IO_CLK_0 یا BCLK سے PF_IOD_GENERIC_RX MHz500 ہونا ضروری ہے۔
CoreRxIODBitAlign تربیت شروع کرتا ہے جب PLL_LOCK مستحکم ہو جاتا ہے اور اونچا ہوتا ہے۔ پھر تربیت کا آغاز BIT_ALGN_START کو زیادہ اور BIT_ALGN_DONE کو کم چلا کر اور پھر آؤٹ پٹ BIT_ALGN_LOAD کو چلا کر PF_IOD_GENERIC_RX جزو میں ڈیفالٹ سیٹنگز لوڈ کرتا ہے۔ BIT_ALGN_CLR_FLGS کا استعمال IOD_EARLY، IOD_LATE، اور BIT_ALGN_OOR جھنڈوں کو صاف کرنے کے لیے کیا جاتا ہے۔

CoreRxIODBitAlign BIT_ALGN_MOVE کے ساتھ آگے بڑھتا ہے جس کے بعد BIT_ALGN_CLR_FLGS ہر TAP کے لیے ہوتا ہے اور IOD_EARLY اور IOD_LATE جھنڈوں کو ریکارڈ کرتا ہے۔ ایک بار جب BIT_ALGN_OOR PF_IOD_GENERIC_RX جزو کے ذریعے اونچا ہو جاتا ہے، CoreRxIODBitAlign ریکارڈ شدہ EARLY اور LATE جھنڈوں کو جھاڑ دیتا ہے اور گھڑی اور ڈیٹا بٹ کی ترتیب کے لیے مطلوبہ TAP تاخیر کا حساب لگانے کے لیے بہترین EARLY اور لیٹ فلیگز تلاش کرتا ہے۔
CoreRxIODBitAlign حسابی TAP تاخیر کو لوڈ کرتا ہے اور تربیت کی تکمیل کی نشاندہی کرنے کے لیے BIT_ALGN_START کم اور BIT_ALGN_DONE زیادہ چلاتا ہے۔
CoreRxIODBitAlign دوبارہ ٹریننگ کو متحرک طور پر جاری رکھتا ہے اگر اسے PF_IOD_GENERIC_RX جزو سے شور مچانے والے IOD_EARLY یا IOD_LATE فیڈ بیک کے دعوے کا پتہ چلتا ہے۔ یہاں، BIT_ALGN_DONE کو دوبارہ ترتیب دیا گیا ہے اور کم چلایا گیا ہے اور BIT_ALGN_START کو CoreRxIODBitAlign کے ذریعہ دوبارہ ہائی پر چلایا گیا ہے تاکہ ٹریننگ کے دوبارہ شروع ہونے کی نشاندہی کی جاسکے۔ ٹائم آؤٹ کاؤنٹر جب ٹائم آؤٹ کنڈیشن تک پہنچ جاتا ہے، تربیت کے اختتام پر BIT_ALGN_ERR پر زور دیتا ہے۔

CoreRxIODBitAlign آخری صارف کو جب بھی ضرورت ہو تربیت کو دوبارہ شروع کرنے کے لیے دوبارہ شروع کرنے کا طریقہ کار بھی فراہم کرتا ہے۔ BIT_ALGN_RSTRT ان پٹ ایکٹو ہے ہائی پلس کو ہائی چلایا جانا چاہیے، سابق کے لیےampلی، آٹھ گھڑیاں۔
یہاں BIT_ALGN_DONE کو دوبارہ ترتیب دیا گیا ہے اور کم چلایا گیا ہے، اور BIT_ALGN_START کو دوبارہ CoreRxIODBitAlign کے ذریعہ ہائی چلایا گیا ہے، تاکہ تربیت کے نئے آغاز کی نشاندہی کی جاسکے۔
CoreRxIODBitAlign ٹریننگ کو درمیان میں رکھنے کے لیے ایک ہولڈنگ میکانزم بھی فراہم کرتا ہے۔ یہاں HOLD_TRNG پیرامیٹر کو 1 پر سیٹ کیا جانا چاہیے، اور پھر CoreRxIODBitAlign BIT_ALGN_HOLD ان پٹ کا استعمال کرتا ہے اور اسے فعال-اعلی سطح پر اس وقت تک زور دینا چاہیے جب تک کہ اسے تربیت کے انعقاد کے لیے CoreRxIODBitAlign کی ضرورت نہ ہو اور پھر ان پٹ BIT_ALGN_HOLD کے کم ہونے کے بعد تربیت جاری رکھیں۔

اضافی حوالہ جات

(ایک سوال پوچھیں۔)

یہ سیکشن اضافی معلومات کی فہرست فراہم کرتا ہے۔
سافٹ ویئر، ڈیوائسز اور ہارڈ ویئر کے بارے میں اپ ڈیٹس اور اضافی معلومات کے لیے، انٹلیکچوئل پراپرٹی کے صفحات پر جائیں مائکروچپ FPGA انٹلیکچوئل پراپرٹی کور.

معلوم مسائل اور حل (ایک سوال پوچھیں۔)

CoreRxIODBitAlign v2.3 میں کوئی معلوم حدود یا حل نہیں ہیں۔

بند خصوصیات اور آلات (ایک سوال پوچھیں۔)

CoreRxIODBitAlign v2.3 میں کوئی بند کردہ خصوصیات اور آلات نہیں ہیں۔

حل شدہ مسائل

(ایک سوال پوچھیں۔)

مندرجہ ذیل جدول مختلف CoreRxIODbitAlign ریلیز کے لیے تمام حل شدہ مسائل کی فہرست دیتا ہے۔

جدول 7-1۔ حل شدہ مسائل

رہائی	تفصیل
2.3	اس v2.3 ریلیز میں کوئی حل شدہ مسائل نہیں ہیں۔
2.2	اس v2.2 ریلیز میں کوئی حل شدہ مسائل نہیں ہیں۔
1.0	ابتدائی ریلیز

ڈیوائس کا استعمال اور کارکردگی

(ایک سوال پوچھیں۔)

CoreRxIODBitAlign میکرو کو درج ذیل جدول میں درج خاندانوں میں لاگو کیا گیا ہے۔

جدول 8-1۔ ڈیوائس کا استعمال اور کارکردگی

ڈیوائس تفصیلات		ایف پی جی اے وسائل			کارکردگی (MHz)
خاندان	ڈیوائس	ڈی ایف ایف	LUTs	منطق عناصر	سلک
پولر فائر	MPF300TS	788	1004	1432	261
پولر فائر ایس او سی	MPF250TS	788	1004	1416	240

اہم: The پچھلے جدول میں ڈیٹا Libero® SoC v2023.2 کا استعمال کرتے ہوئے حاصل کیا جاتا ہے۔

پچھلے جدول میں موجود ڈیٹا کو عام ترکیب اور ترتیب کی ترتیبات کا استعمال کرتے ہوئے حاصل کیا جاتا ہے۔
درج ذیل اعلی سطحی ترتیب GUI پیرامیٹرز کو ان کی ڈیفالٹ اقدار سے تبدیل کر دیا گیا ہے۔
درج ذیل پہلے سے طے شدہ اقدار ہیں:
- SKIP_TRNG = 1
- HOLD_TRNG = 1
- MIPI_TRNG = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3

کارکردگی کے نمبر حاصل کرنے کے لیے استعمال ہونے والی گھڑی کی رکاوٹیں درج ذیل ہیں:
- ایس سی ایل کے = 200 میگاہرٹز
- اسپیڈ گریڈ = −1
تھرو پٹ کا حساب درج ذیل ہے: (بٹ چوڑائی/سائیکلوں کی تعداد) × گھڑی کی شرح (کارکردگی)۔

نظرثانی کی تاریخ

(ایک سوال پوچھیں۔)

نظرثانی کی تاریخ ان تبدیلیوں کو بیان کرتی ہے جو دستاویز میں لاگو کی گئی تھیں۔ تبدیلیاں نظر ثانی کے ذریعے درج کی جاتی ہیں، جو کہ سب سے زیادہ حالیہ اشاعت سے شروع ہوتی ہیں۔

جدول 9-1۔ نظرثانی کی تاریخ

نظر ثانی	تاریخ	تفصیل
B	02/2024	دستاویز کی نظرثانی B میں تبدیلیوں کی فہرست درج ذیل ہے: CoreRxIODBitAlign v2.3 کے لیے اپ ڈیٹ کیا گیا۔ • تعارف سیکشن میں تبدیلی لاگ کی معلومات شامل کی گئی۔ • اپ ڈیٹ کردہ 8۔ ڈیوائس یوٹیلائزیشن اور پرفارمنس سیکشن • شامل کیا گیا 7. حل شدہ مسائل کا سیکشن
A	03/2022	دستاویز کے ترمیم A میں تبدیلیوں کی فہرست درج ذیل ہے: • دستاویز کو مائیکروچپ ٹیمپلیٹ میں منتقل کیا گیا تھا۔ • دستاویز کا نمبر 50200861 سے DS50003255 میں تبدیل کر دیا گیا تھا۔
3	-	دستاویز کے نظرثانی 3 میں تبدیلیوں کی فہرست درج ذیل ہے: CoreRxIODBitAlign v2.2 کے لیے اپ ڈیٹ کیا گیا۔ • اوپر بائیں اور دائیں ڈیٹا آئی سگنلز کے لیے صارف گائیڈ کو اپ ڈیٹ کیا گیا۔ اضافی معلومات کے لیے، تصویر 2-1 اور 3.2 دیکھیں۔ بندرگاہیں
2	-	دستاویز کے نظرثانی 2 میں تبدیلیوں کی فہرست درج ذیل ہے: CoreRxIODBitAlign v2.1 کے لیے اپ ڈیٹ کیا گیا۔ • اپ ڈیٹ شدہ: 2. فنکشنل تفصیل اور 5. ٹائمنگ ڈایاگرام۔
1	-	نظر ثانی 1.0 اس دستاویز کی پہلی اشاعت تھی۔ CoreRxIODBitAlign v2.0 کے لیے بنایا گیا۔

مائکروچپ ایف پی جی اے سپورٹ

مائیکرو چِپ ایف پی جی اے پروڈکٹس گروپ اپنی مصنوعات کو مختلف سپورٹ سروسز کے ساتھ بیک کرتا ہے، بشمول کسٹمر سروس، کسٹمر ٹیکنیکل سپورٹ سینٹر، webسائٹ، اور دنیا بھر میں سیلز دفاتر۔
صارفین کو مشورہ دیا جاتا ہے کہ وہ سپورٹ سے رابطہ کرنے سے پہلے مائیکرو چِپ کے آن لائن وسائل کو دیکھیں کیونکہ بہت امکان ہے کہ ان کے سوالات کا جواب پہلے ہی دے دیا گیا ہو۔
کے ذریعے ٹیکنیکل سپورٹ سینٹر سے رابطہ کریں۔ webسائٹ پر www.microchip.com/support. کا ذکر کریں۔

FPGA ڈیوائس پارٹ نمبر، مناسب کیس زمرہ منتخب کریں، اور ڈیزائن اپ لوڈ کریں۔ files تکنیکی مدد کیس بناتے وقت۔
غیر تکنیکی پروڈکٹ سپورٹ کے لیے کسٹمر سروس سے رابطہ کریں، جیسے پروڈکٹ کی قیمتوں کا تعین، پروڈکٹ اپ گریڈ، اپ ڈیٹ کی معلومات، آرڈر کی حیثیت، اور اجازت۔
شمالی امریکہ سے، 8002621060 پر کال کریں۔
باقی دنیا سے، 6503184460 پر کال کریں۔
فیکس، دنیا میں کہیں سے بھی، 6503188044

مائیکرو چپ کی معلومات

مائیکرو چِپ Webسائٹ

مائیکرو چِپ ہمارے ذریعے آن لائن سپورٹ فراہم کرتا ہے۔ webسائٹ پر www.microchip.com/. یہ webسائٹ بنانے کے لئے استعمال کیا جاتا ہے files اور معلومات صارفین کے لیے آسانی سے دستیاب ہیں۔ دستیاب مواد میں سے کچھ میں شامل ہیں:

پروڈکٹ سپورٹ - ڈیٹا شیٹس اور خطا، درخواست کے نوٹس اور ایسample پروگرامز، ڈیزائن کے وسائل، صارف کے رہنما اور ہارڈویئر سپورٹ دستاویزات، تازہ ترین سافٹ ویئر ریلیز اور محفوظ شدہ سافٹ ویئر
جنرل ٹیکنیکل سپورٹ - اکثر پوچھے جانے والے سوالات (FAQs)، تکنیکی مدد کی درخواستیں، آن لائن ڈسکشن گروپس، مائکروچپ ڈیزائن پارٹنر پروگرام ممبر کی فہرست
مائیکرو چِپ کا کاروبار - پروڈکٹ سلیکٹر اور آرڈرنگ گائیڈز، تازہ ترین مائیکرو چِپ پریس ریلیز، سیمینارز اور ایونٹس کی فہرست، مائیکرو چِپ سیلز آفسز، ڈسٹری بیوٹرز اور فیکٹری کے نمائندوں کی فہرستیں

مصنوعات کی تبدیلی کی اطلاع کی خدمت

مائیکرو چِپ کی پروڈکٹ کی تبدیلی کی اطلاع سروس صارفین کو مائیکرو چِپ پراڈکٹس پر تازہ رکھنے میں مدد کرتی ہے۔
سبسکرائبرز کو ای میل اطلاعات موصول ہوں گی جب بھی کسی مخصوص پروڈکٹ فیملی یا ڈیولپمنٹ ٹول سے متعلق کوئی تبدیلیاں، اپ ڈیٹس، نظرثانی، یا خرابیاں ہوں گی۔
رجسٹر کرنے کے لیے، پر جائیں۔ www.microchip.com/pcn اور رجسٹریشن کی ہدایات پر عمل کریں۔

کسٹمر سپورٹ

مائیکرو چِپ پروڈکٹس کے صارفین کئی چینلز کے ذریعے مدد حاصل کر سکتے ہیں:
تقسیم کار یا نمائندہ
مقامی سیلز آفس
ایمبیڈڈ سولیوشن انجینئر (ESE)
ٹیکنیکل سپورٹ
صارفین کو مدد کے لیے اپنے ڈسٹری بیوٹر، نمائندے، یا ESE سے رابطہ کرنا چاہیے۔ مقامی سیلز آفس بھی گاہکوں کی مدد کے لیے دستیاب ہیں۔ سیلز دفاتر اور مقامات کی فہرست اس دستاویز میں شامل ہے۔
کے ذریعے تکنیکی مدد دستیاب ہے۔ webسائٹ پر: www.microchip.com/support

مائیکرو چِپ ڈیوائسز کوڈ پروٹیکشن فیچر

نوٹ مائیکرو چِپ پروڈکٹس پر کوڈ پروٹیکشن فیچر کی درج ذیل تفصیلات۔

مائیکرو چِپ مصنوعات اپنی مخصوص مائیکرو چِپ ڈیٹا شیٹ میں موجود تصریحات کو پورا کرتی ہیں۔
مائیکرو چِپ کا خیال ہے کہ اس کی مصنوعات کا خاندان محفوظ ہے جب اسے مطلوبہ انداز میں، آپریٹنگ تصریحات کے اندر، اور عام حالات میں استعمال کیا جائے۔
مائیکروچپ قدروں اور جارحانہ طور پر اپنے دانشورانہ املاک کے حقوق کا تحفظ کرتی ہے۔ مائیکرو چِپ پروڈکٹس کے کوڈ پروٹیکشن فیچرز کی خلاف ورزی کرنے کی کوششیں سختی سے ممنوع ہیں اور ڈیجیٹل ملینیم کاپی رائٹ ایکٹ کی خلاف ورزی کر سکتی ہیں۔

نہ تو مائکروچپ اور نہ ہی کوئی دوسرا سیمی کنڈکٹر بنانے والا اس کے کوڈ کی حفاظت کی ضمانت دے سکتا ہے۔ کوڈ پروٹیکشن کا مطلب یہ نہیں ہے کہ ہم اس بات کی ضمانت دے رہے ہیں کہ پروڈکٹ "اٹوٹ ایبل" ہے۔
کوڈ تحفظ مسلسل تیار ہو رہا ہے۔ Microchip ہماری مصنوعات کے کوڈ پروٹیکشن فیچرز کو مسلسل بہتر بنانے کے لیے پرعزم ہے۔

قانونی نوٹس

یہ اشاعت اور اس میں موجود معلومات کو صرف مائیکرو چِپ پروڈکٹس کے ساتھ استعمال کیا جا سکتا ہے، بشمول آپ کی درخواست کے ساتھ مائیکرو چِپ پروڈکٹس کو ڈیزائن، ٹیسٹ اور انٹیگریٹ کرنا۔ کسی دوسرے طریقے سے اس معلومات کا استعمال ان شرائط کی خلاف ورزی کرتا ہے۔ ڈیوائس ایپلیکیشنز سے متعلق معلومات صرف آپ کی سہولت کے لیے فراہم کی جاتی ہیں اور اپ ڈیٹس کے ذریعے اس کی جگہ لے لی جا سکتی ہے۔ یہ یقینی بنانا آپ کی ذمہ داری ہے کہ آپ کی درخواست آپ کی وضاحتوں پر پورا اترتی ہے۔ اضافی سپورٹ کے لیے اپنے مقامی مائیکرو چِپ سیلز آفس سے رابطہ کریں یا اضافی سپورٹ حاصل کریں۔ www.microchip.com/en-us/support/design-help/client-support-services.

یہ معلومات مائیکروچپ "جیسا ہے" کے ذریعہ فراہم کی گئی ہے۔ مائیکروچپ کسی بھی قسم کی کوئی نمائندگی یا وارنٹی نہیں دیتا خواہ ظاہر ہو یا مضمر، تحریری ہو یا زبانی، قانونی یا بصورت دیگر، معلومات سے متعلق جس میں شامل ہے لیکن محدود نہیں غیر خلاف ورزی، تجارتی صلاحیت، اور کسی خاص مقصد کے لیے فٹنس، یا اس کی حالت، معیار، یا کارکردگی سے متعلق وارنٹی۔
کسی بھی صورت میں مائیکروچپ کسی بھی بالواسطہ، خصوصی، تعزیری، حادثاتی، یا نتیجے میں ہونے والے نقصان، نقصان، لاگت، یا کسی بھی قسم کے اخراجات کے لیے ذمہ دار نہیں ہوگی۔ روچپ کو اس کا مشورہ دیا گیا ہے۔ امکان یا نقصانات کا اندازہ لگایا جا سکتا ہے۔ قانون کی طرف سے اجازت دی گئی مکمل حد تک، معلومات یا اس کے استعمال سے متعلق کسی بھی طرح سے تمام دعووں پر مائیکروچپ کی مکمل ذمہ داری فیس کی تعداد سے زیادہ نہیں ہو گی، اگر کوئی بھی ہو MATION
لائف سپورٹ اور/یا حفاظتی ایپلی کیشنز میں مائیکرو چِپ ڈیوائسز کا استعمال مکمل طور پر خریدار کے خطرے میں ہے، اور خریدار اس طرح کے استعمال کے نتیجے میں ہونے والے کسی بھی نقصان، دعوے، سوٹ یا اخراجات سے بے ضرر مائیکرو چِپ کا دفاع کرنے، ان کی تلافی کرنے اور اسے رکھنے پر راضی ہے۔ کسی بھی مائیکرو چِپ دانشورانہ املاک کے حقوق کے تحت کوئی لائسنس، واضح طور پر یا دوسری صورت میں نہیں دیا جاتا جب تک کہ دوسری صورت میں بیان نہ کیا جائے۔

ٹریڈ مارکس

مائیکرو چِپ کا نام اور لوگو، مائیکرو چِپ لوگو، اڈاپٹیک، اے وی آر، اے وی آر لوگو، اے وی آر فریکس، بیسٹ ٹائم، بٹ کلاؤڈ، کریپٹو میموری، کریپٹو آر ایف، ڈی ایس پی آئی سی، فلیکس پی ڈبلیو آر، ہیلڈو، آئی جی ایل او، جوک بلوکس، کیلوق، لنکس، لنکس، لنکس، میکل ایکس MediaLB, megaAVR, Microsemi, Microsemi لوگو, MOST, MOST لوگو, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 لوگو, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST, Logo, Logo , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, اور XMEGA USA اور دیگر ممالک میں Incorporated Microchip Technology کے رجسٹرڈ ٹریڈ مارکس ہیں۔
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motor bench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus لوگو, Quiet-World, SmartWire , TimeCesium, TimeHub, TimePictra, TimeProvider, اور ZL امریکہ میں شامل Microchip Technology کے رجسٹرڈ ٹریڈ مارک ہیں
ملحقہ کلید دبانے، AKS، analog-for-the-Digital Age، Any Capacitor، AnyIn، AnyOut، Augmented Switching، BlueSky، BodyCom، Clockstudio، CodeGuard، CryptoAuthentication، CryptoAutomotive، CryptoAuthentication، CryptoAutomotive، CryptoCDEMPanet، CryptoCid متحرک اوسط ملاپ , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-chip Connectivity, JitterBlocker, Knob-Knob-C, Knob-Play, IdealBridge زیادہ سے زیادہView, membrane, Mindi, MiWi, MPASM, MPF, MPLAB سرٹیفائیڈ لوگو, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, QUSTARMAX, پاورمارکس Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O،

سادہ نقشہ، SimpliPHY، SmartBuffer، SmartHLS، SMART-IS، storClad، SQI، SuperSwitcher، SuperSwitcher II، Switchtec، SynchroPHY، Total Endurance، Trusted Time، TSHARC، Turing، USBCheck، VariSense، VectorBlox، VeriPHY، Viewاسپین، وائپر لاک،
XpressConnect اور ZENA USA اور دیگر ممالک میں Incorporated Microchip Technology کے ٹریڈ مارک ہیں۔
ایس کیو ٹی پی امریکہ میں شامل مائیکرو چِپ ٹیکنالوجی کا ایک سروس مارک ہے۔

Adaptec لوگو، فریکوئنسی آن ڈیمانڈ، سیلیکون سٹوریج ٹیکنالوجی، اور Symmcom دیگر ممالک میں Microchip Technology Inc. کے رجسٹرڈ ٹریڈ مارک ہیں۔
GestIC Microchip Technology Germany II GmbH & Co. KG کا رجسٹرڈ ٹریڈ مارک ہے، جو Microchip Technology Inc. کا ذیلی ادارہ ہے، دوسرے ممالک میں۔
یہاں ذکر کردہ دیگر تمام ٹریڈ مارکس ان کی متعلقہ کمپنیوں کی ملکیت ہیں۔

© 2024، Microchip Technology Incorporated اور اس کے ذیلی ادارے۔ جملہ حقوق محفوظ ہیں.
ISBN: 9781668339879

کوالٹی مینجمنٹ سسٹم

مائیکرو چِپ کے کوالٹی مینجمنٹ سسٹمز کے بارے میں معلومات کے لیے، براہِ کرم ملاحظہ کریں۔ www.microchip.com/quality.

دنیا بھر میں سیلز اور سروس

امریکہ

ایشیا/پیسفک

یوروپ

کارپوریٹ دفتر

2355 West Chandler Blvd. چاندلر، AZ 85224-6199

ٹیلی فون: 480-792-7200

فیکس: 480-792-7277

تکنیکی معاونت: www.microchip.com/support Web پتہ: www.microchip.com

اٹلانٹا

ڈولتھ، جی اے

ٹیلی فون: 678-957-9614

فیکس: 678-957-1455

آسٹن، TX

ٹیلی فون: 512-257-3370

بوسٹن ویسٹبورو، ایم اے ٹیلی فون: 774-760-0087

فیکس: 774-760-0088

شکاگو

Itasca، IL

ٹیلی فون: 630-285-0071

فیکس: 630-285-0075

ڈلاس

ایڈیسن ، ٹی ایکس

ٹیلی فون: 972-818-7423

فیکس: 972-818-2924

ڈیٹرائٹ

نووی، ایم آئی

ٹیلی فون: 248-848-4000

ہیوسٹن، TX

ٹیلی فون: 281-894-5983

انڈیاناپولس Noblesville, IN ٹیلی فون: 317-773-8323

فیکس: 317-773-5453

ٹیلی فون: 317-536-2380

لاس اینجلس مشن ویجو، CA ٹیلی فون: 949-462-9523

فیکس: 949-462-9608

ٹیلی فون: 951-273-7800

ریلی، NC

ٹیلی فون: 919-844-7510

نیا یارک، NY

ٹیلی فون: 631-435-6000

سان جوز، CA

ٹیلی فون: 408-735-9110

ٹیلی فون: 408-436-4270

کینیڈا - ٹورنٹو

ٹیلی فون: 905-695-1980

فیکس: 905-695-2078

آسٹریلیا - سڈنی

ٹیلی فون: 61-2-9868-6733

چین - بیجنگ

ٹیلی فون: 86-10-8569-7000

چین - چینگڈو

ٹیلی فون: 86-28-8665-5511

چین - چونگ کنگ

ٹیلی فون: 86-23-8980-9588

چین - ڈونگ گوان

ٹیلی فون: 86-769-8702-9880

چین - گوانگزو

ٹیلی فون: 86-20-8755-8029

چین - ہانگجو

ٹیلی فون: 86-571-8792-8115

چین - ہانگ کانگ SAR

ٹیلی فون: 852-2943-5100

چین - نانجنگ

ٹیلی فون: 86-25-8473-2460

چین - چنگ ڈاؤ

ٹیلی فون: 86-532-8502-7355

چین - شنگھائی

ٹیلی فون: 86-21-3326-8000

چین - شینیانگ

ٹیلی فون: 86-24-2334-2829

چین - شینزین

ٹیلی فون: 86-755-8864-2200

چین - سوزو

ٹیلی فون: 86-186-6233-1526

چین - ووہان

ٹیلی فون: 86-27-5980-5300

چین - ژیان

ٹیلی فون: 86-29-8833-7252

چین - زیامین

ٹیلی فون: 86-592-2388138

چین - زوہائی

ٹیلی فون: 86-756-3210040

انڈیا - بنگلور

ٹیلی فون: 91-80-3090-4444

ہندوستان - نئی دہلی

ٹیلی فون: 91-11-4160-8631

انڈیا - پونے

ٹیلی فون: 91-20-4121-0141

جاپان - اوساکا

ٹیلی فون: 81-6-6152-7160

جاپان - ٹوکیو

ٹیلی فون: 81-3-6880- 3770

کوریا - ڈیگو

ٹیلی فون: 82-53-744-4301

کوریا - سیول

ٹیلی فون: 82-2-554-7200

ملائیشیا - کوالا لمپور

ٹیلی فون: 60-3-7651-7906

ملائیشیا - پینانگ

ٹیلی فون: 60-4-227-8870

فلپائن - منیلا

ٹیلی فون: 63-2-634-9065

سنگاپور

ٹیلی فون: 65-6334-8870

تائیوان - ہسن چو

ٹیلی فون: 886-3-577-8366

تائیوان - کاؤسنگ

ٹیلی فون: 886-7-213-7830

تائیوان - تائی پے

ٹیلی فون: 886-2-2508-8600

تھائی لینڈ - بنکاک

ٹیلی فون: 66-2-694-1351

ویتنام - ہو چی منہ

ٹیلی فون: 84-28-5448-2100

آسٹریا - ویلز

ٹیلی فون: 43-7242-2244-39

فیکس: 43-7242-2244-393

ڈنمارک - کوپن ہیگن

ٹیلی فون: 45-4485-5910

فیکس: 45-4485-2829

فن لینڈ - ایسپو

ٹیلی فون: 358-9-4520-820

فرانس - پیرس

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

جرمنی - گرچنگ

ٹیلی فون: 49-8931-9700

جرمنی - ہان

ٹیلی فون: 49-2129-3766400

جرمنی - ہیلبرون

ٹیلی فون: 49-7131-72400

جرمنی - کارلسروہے

ٹیلی فون: 49-721-625370

جرمنی - میونخ

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

جرمنی - روزن ہائیم

ٹیلی فون: 49-8031-354-560

اسرائیل - راعانہ

ٹیلی فون: 972-9-744-7705

اٹلی - میلان

ٹیلی فون: 39-0331-742611

فیکس: 39-0331-466781

اٹلی - پاڈووا

ٹیلی فون: 39-049-7625286

نیدرلینڈز - ڈرونن

ٹیلی فون: 31-416-690399

فیکس: 31-416-690340

ناروے - ٹرانڈہیم

ٹیلی فون: 47-72884388

پولینڈ - وارسا

ٹیلی فون: 48-22-3325737

رومانیہ - بخارسٹ

Tel: 40-21-407-87-50

اسپین۔ میڈرڈ

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

سویڈن - گوٹنبرگ

Tel: 46-31-704-60-40

سویڈن - اسٹاک ہوم

ٹیلی فون: 46-8-5090-4654

یوکے - ووکنگھم

ٹیلی فون: 44-118-921-5800

فیکس: 44-118-921-5820

دستاویزات / وسائل

مائکروچپ v2.3 جنرل 2 ڈیوائس کنٹرولر [پی ڈی ایف] یوزر گائیڈ
v2.3, v2.2, v2.3 Gen 2 ڈیوائس کنٹرولر, v2.3, Gen 2 ڈیوائس کنٹرولر, ڈیوائس کنٹرولر, کنٹرولر

حوالہ جات

صارف دستی

مائکروچپ v2.3 جنرل 2 ڈیوائس کنٹرولر

تعارف

خصوصیات

فنکشنل تفصیل

CoreRxIODBitAlign پیرامیٹرز اور انٹرفیس سگنلز

Libero ڈیزائن سویٹ میں CoreRxIODBitAlign کو نافذ کرنا

ٹائمنگ ڈایاگرام

اضافی حوالہ جات

حل شدہ مسائل

ڈیوائس کا استعمال اور کارکردگی

نظرثانی کی تاریخ

مائیکرو چپ کی معلومات

قانونی نوٹس

دنیا بھر میں سیلز اور سروس

دستاویزات / وسائل

حوالہ جات

ایک تبصرہ چھوڑیں۔

جواب منسوخ کریں۔