Cortex-M0 Plus Microcontrollers

ہیلو، اور ARM® Cortex®-M0+ کور کی اس پیشکش میں خوش آمدید جو STM32U0 مائیکرو کنٹرولر فیملی کی تمام مصنوعات میں سرایت شدہ ہے۔

Cortex-M0+ پروسیسر ختمview

• ARMv6-M فن تعمیر
• وان نیومن فن تعمیر، 2-stagای پائپ لائن
• سنگل ایشو فن تعمیر
• 1 سائیکل میں ضرب کریں۔
• میموری پروٹیکشن یونٹ (MPU)
• سنگل سائیکل I/O پورٹ

انتہائی کم پاور ڈیزائن       بہت کمپیکٹ کوڈ
کم بجلی کی کھپت اور اعلی توانائی کی کارکردگی	کنٹرول ہدایات اور شاخ اور لنک کے علاوہ، تمام ہدایات 16 بٹ لمبی ہیں۔

Cortex®-M0+ core 32-bit RISC cores کے ARM Cortex-M گروپ کا حصہ ہے۔ یہ ARMv6-M فن تعمیر کو نافذ کرتا ہے اور اس میں 2-s خصوصیات ہیں۔tagای پائپ لائن.
Cortex®-M0+ میں ایک منفرد AHB-Lite ماسٹر پورٹ ہے، لیکن جب ڈیٹا تک رسائی فاسٹ I/O پورٹ ایڈریس رینج کو نشانہ بناتی ہے تو ہم وقتی ہدایات کی بازیافت اور ڈیٹا تک رسائی کی حمایت کرتا ہے۔

Cortex-M پروسیسرز کی مطابقت

تمام ایپلی کیشنز میں ہموار فن تعمیر

STM32U0 مائیکرو کنٹرولرز ایک ARM® Cortex®-M0+ کور کو مربوط کرتے ہیں تاکہ فی ملی واٹ کے تناسب سے لاجواب کارکردگی سے فائدہ اٹھایا جا سکے۔
تمام Cortex®-M CPUs میں 32 بٹ فن تعمیر ہوتا ہے۔
Cortex®-M3 پہلا Cortex®-M CPU تھا جسے ARM نے جاری کیا تھا۔
پھر ARM نے دو پروڈکٹ لائنوں میں فرق کرنے کا فیصلہ کیا: اعلی کارکردگی اور کم طاقت، ان کے درمیان مطابقت برقرار رکھتے ہوئے۔
Cortex®-M0+ کا تعلق کم پاور پروڈکٹ لائن سے ہے۔ یہ بیٹری سے چلنے والے آلات کے لیے ڈیزائن کیا گیا ہے، جو بجلی کی کھپت کے لیے بہت حساس ہے۔

بنیادی فن تعمیر ختمview

Cortex®-M0+ core 0-s کی بدولت Cortex®-M2 کور سے زیادہ کارکردگی فراہم کرتا ہے۔tagای انسٹرکشن پائپ لائن۔
آئیے اپنی CPU کی تفصیل کو پروسیسر کور کے ذریعے شروع کرتے ہیں جو ہدایات کی بازیافت اور اس پر عمل درآمد کرتا ہے۔

ARM Cortex-M0+ → 2-stagای پائپ لائن

زیادہ تر V6-M ہدایات 16 بٹ لمبی ہیں۔ صرف چھ 32 بٹ ہدایات ہیں اور ان میں سے زیادہ تر کنٹرول ہدایات ہیں، شاذ و نادر ہی استعمال ہوتی ہیں۔ تاہم، برانچ اور لنک انسٹرکشن، جو کہ ذیلی پروگرام کو کال کرنے کے لیے استعمال کیا جاتا ہے، بھی 32 بٹس لمبا ہے، تاکہ اس انسٹرکشن اور لیبل کے درمیان ایک بڑے آفسیٹ کو سپورٹ کیا جا سکے جو اگلی ہدایات پر عمل درآمد کی طرف اشارہ کرتا ہے۔
مثالی طور پر ایک 32 بٹ تک رسائی دو 16 بٹ ہدایات کو لوڈ کرتی ہے، جس کے نتیجے میں فی ہدایت کم بازیافت ہوتی ہے۔
گھڑی نمبر 2 کے دوران، کوئی ہدایات کی بازیافت نہیں ہوتی ہے۔ AHB Lite پورٹ ڈیٹا تک رسائی کے لیے دستیاب ہوتا ہے جب ہدایات N لوڈ/اسٹور کی ہدایت ہوتی ہے۔

برانچ کی کارکردگی

Cortex®-M0+ core
• زیادہ سے زیادہ دو 16 بٹ برانچ شیڈو ہدایات

دی گئی شاخ پر، پہلے سے لائی گئی کم ہدایات ضائع ہو جاتی ہیں (2-s کا شکریہtage پائپ لائن)۔
گھڑی نمبر 1 میں، پروسیسر Inst0 اور ایک غیر مشروط برانچ انسٹرکشن لاتا ہے۔
گھڑی نمبر 2 میں، یہ Instr0 کو چلاتا ہے۔
گھڑی نمبر 3 میں، یہ شاخ کی ہدایات پر عمل کرتا ہے جبکہ دو اگلی ترتیب وار ہدایات Inst1 اور Inst2 کو بازیافت کرتا ہے جسے برانچ شیڈو ہدایات کہتے ہیں۔

گھڑی نمبر 4 میں، پروسیسر Inst1 اور Inst2 کو مسترد کر دیتا ہے اور InstrN اور InstN+1 لاتا ہے۔
Cortex-M0، M3 اور M4 ایک 3-s کو نافذ کرتے ہیں۔tagای پائپ لائن: بازیافت کریں، ڈی کوڈ کریں اور عمل کریں۔ برانچ شیڈو ہدایات کی تعداد زیادہ ہے: چار 16 بٹ ہدایات تک۔

بنیادی فن تعمیر ختمview 

Cortex®-M0+ میں نہ تو ایمبیڈڈ کیش ہے اور نہ ہی اندرونی RAM۔ نتیجتاً، کسی بھی ہدایات کی بازیافت کے لین دین کو AHB-Lite انٹرفیس کی طرف لے جایا جاتا ہے اور کسی بھی ڈیٹا تک رسائی کو یا تو AHB-Lite انٹرفیس یا سنگل سائیکل I/O پورٹ پر منتقل کیا جاتا ہے۔
نوٹ کریں کہ STM32U0 ایک SoC سطح کے انسٹرکشن کیشے کو لاگو کرتا ہے، جو CPU کے باہر، ایمبیڈڈ فلیش کنٹرولر میں واقع ہے۔

AHB-Lite ماسٹر پورٹ ایک بس میٹرکس سے منسلک ہے، جو CPU کو یادوں اور پیری فیرلز تک رسائی کے قابل بناتا ہے۔ چونکہ ٹرانزیکشنز کو AHB-Lite پر پائپ لائن کیا جاتا ہے، اس لیے بہترین تھرو پٹ 32 بٹس ڈیٹا یا ہدایات فی گھڑی ہے، جس میں کم از کم 2-کلاک لیٹنسی ہے۔
Cortex®-M0+ میں ایک سنگل سائیکل I/O پورٹ بھی شامل ہے، جو CPU کو 1 گھڑی کی تاخیر کے ساتھ ڈیٹا تک رسائی کے قابل بناتا ہے۔ ایک بیرونی ضابطہ کشائی کی منطق ایڈریس کی حد کا تعین کرتی ہے جس میں ڈیٹا تک رسائی کو اس بندرگاہ تک پہنچایا جاتا ہے۔
STM32U0 میں، سنگل سائیکل I/O پورٹ GPIO پورٹ رجسٹروں تک رسائی کے لیے استعمال نہیں ہوتا ہے۔ GPIO بندرگاہوں کو AHB کے بجائے میپ کیا گیا ہے، جس سے DMA تک رسائی حاصل کی جا سکتی ہے۔

میموری پروٹیکشن یونٹ

• MPU انتساب کی ترتیبات رسائی کی اجازتوں کی وضاحت کرتی ہیں۔
• 8 آزاد میموری والے علاقے
  • کوڈ پر عمل درآمد کر سکتے ہیں؟
  • ڈیٹا لکھ سکتے ہیں؟
  • غیر مراعات یافتہ موڈ تک رسائی؟

STM32U0 مائیکرو کنٹرولر میں MPU آٹھ آزاد میموری والے علاقوں کے لیے سپورٹ فراہم کرتا ہے، جن کے لیے آزاد کنفیگر ایبل اوصاف ہیں:

• رسائی کی اجازت: مراعات یافتہ/غیر مراعات یافتہ موڈ میں پڑھنے/لکھنے کی اجازت ہے یا نہیں،
• پھانسی کی اجازت: قابل عمل علاقہ یا خطہ ہدایت کی بازیافت کے لیے ممنوع ہے۔

حوالہ جات

• مزید تفصیلات کے لیے، براہ کرم درج ذیل دستاویزات سے رجوع کریں:
  • STM32G0 سیریز Cortex®-M0+ پروسیسر پروگرامنگ مینوئل (PM0223)
  • STM32 MCUs (AN4838) میں میموری پروٹیکشن یونٹ (MPU) کا انتظام
  • بازو webدرج ذیل لنک پر سائٹ:
  • http://www.arm.com/products/processors/cortex-m/cortex-m0+-processor.php

مزید تفصیلات کے لیے، براہ کرم ان ایپلیکیشن نوٹس اور Cortex®-M0+ پروگرامنگ مینوئل سے رجوع کریں۔ www.st.com webسائٹ
اے آر ایم بھی ملاحظہ کریں۔ webسائٹ جہاں آپ کو Cortex®-M0+ core کے بارے میں مزید معلومات ملے گی۔

شکریہ
© STMicroelectronics – جملہ حقوق محفوظ ہیں۔
ST لوگو ایک ٹریڈ مارک یا STMicroelectronics International NV یا EU اور/یا دیگر ممالک میں اس کے ملحقہ اداروں کا رجسٹرڈ ٹریڈ مارک ہے۔
ST ٹریڈ مارکس کے بارے میں اضافی معلومات کے لیے، براہ کرم رجوع کریں۔ www.st.com/trademarks
دیگر تمام پروڈکٹ یا خدمت کے نام ان کے متعلقہ مالکان کی ملکیت ہیں۔

دستاویزات / وسائل

ST Cortex-M0 Plus Microcontrollers [پی ڈی ایف] ہدایات دستی Cortex-M0, Cortex-M23, Cortex-M33-M35P, Cortex-M55, Cortex-M85, Cortex-M0 Plus Microcontrollers, Cortex-M0 Plus, Microcontrollers

حوالہ جات

• صارف دستی