مائکروچپ RTG4 تابکاری برداشت کرنے والی جنریشن4

تعارف

یہ ایپلیکیشن نوٹ مختلف ویکٹران گھڑی کے ذرائع اور انٹرفیس سرکٹس کی وضاحت کرتا ہے جو RTG4 تابکاری برداشت کرنے والے FPGA کے SerDes بلاکس کے ریفرنس کلاک (REFCLK) ان پٹ کو چلانے کے لیے استعمال کیے جا سکتے ہیں۔

مائیکرو چِپ RTG4 (ریڈییشن ٹولرنٹ جنریشن 4) ایف پی جی اے (فیلڈ پروگرام ایبل گیٹ اری) دو قسم کے کلاک ان پٹ میں کلاک سگنل وصول کر سکتا ہے:

1. Clock signals into the RTG4 general purpose and dedicated clock input pins, for use as a clock to the logic in the Digital Fabric.
2. Clock signals into the SerDes Blocks Reference Clock input pins, which input a reference clock for use by the dedicated high-speed SerDes Blocks on chip.

Of the two types of clock inputs, RTG4 REFCLK Inputs will be examined for this Application Note. The RTG4 REFCLK Inputs can be programmed by a FPGA designer to one of the various receiver types (differential or single-ended signal), and each has logic level requirements that will need direct interface or translation interface circuit connections to work properly when used with a standard clock driver (See Table 4). Information for providing clock input to the RTG4 Digital Fabric (type ‘1’ above) is not presented here, but it can be connected with a standard driver clock the same as providing clock input to the RTG4 REFCLK receivers.

ان آلات کی فہرست بنانے اور اس پر بحث کرنے کے علاوہ، یہ ایپلیکیشن نوٹ ٹیبل 4 میں پیش کردہ آؤٹ پٹ لاجک لیولز کے ساتھ کلاک سورس ڈرائیورز کے لیے درکار RTG4 REFCLK ان پٹ تصریحات کی منطق کی سطحوں کا بھی خلاصہ کرتا ہے۔ ایپلیکیشن نوٹ کچھ مخصوص ویوفارمز کے ساتھ سیٹ اپ اور پیمائش کو بھی دکھاتا ہے جو DevRT4 میں ٹیسٹ کیے گئے حل فراہم کرتے ہیں۔ ہارڈ ویئر

RTG4 FPGA REFCLK ان پٹ کو چلانے کے لیے گھڑیاں

یہ ایپلیکیشن نوٹ ایک سے زیادہ آسکیلیٹر سیریز کے استعمال، مطلوبہ سرکٹری، اور RTG4 REFCLK کے لیے متعلقہ ترتیبات کی تفصیلات دیتا ہے۔ جدول 1 عام تعدد پر آرڈر کے قابل آسکیلیٹر پارٹ نمبرز کے لیے صارفین کے لیے فوری حوالہ فراہم کرتا ہے۔ درج کردہ oscillators 2.5V یا 3.3V سنگل اینڈڈ CMOS یا 3.3V تکمیلی LVDS آؤٹ پٹ، 100 krad کم از کم کل ionizing dose (TID)، اور LVCMOS25، LVCMOS33، یا LVODT25 سیٹنگ کے ساتھ براہ راست RTG4 کے ساتھ جوڑا جا سکتا ہے۔ سب سے کم قیمت کے اختیارات جو RTG4 کی اسکریننگ کی سطحوں کے لیے مکمل تعمیل کو پورا کرتے ہیں درج کیے گئے ہیں۔ ٹیبل 1 کے بعد معلومات فراہم کی جاتی ہیں اگر دیگر کنفیگریشنز، تابکاری کی سطح (300 کریڈ تک) یا آسکیلیٹر انکلوژرز کی ضرورت ہو۔ جدول 1 کے بعد کی معلومات بھی تعمیل کے مقاصد کے لیے فراہم کی گئی ہیں۔

جدول 1: RECOMMENDED VECTRON HIGH RELIABILITY OSCILLATOR MODELS AT THREE PRIMARY REFERENCE CLOCK FREQUENCIES.

ایف پی جی اے اسکریننگ لیول	مین کلاک فریکوئنسی	آؤٹ پٹ منطق	آسکیلیٹر ماڈل نمبر	ویکٹران ہائی ریلائیبلٹی آسکیلیٹر معیاری حوالہ
ای ایس، ایم ایس، پروٹو	100 میگاہرٹز	CMOS	1157D100M0000BX	OS-68338
B			1157B100M0000BE
ای وی، وی			1157R100M0000BS
ای ایس، ایم ایس، پروٹو	100 میگاہرٹز	ایل وی ڈی ایس	1203D100M0000BX	DOC203679۔
B			1203B100M0000BE
ای وی، وی			1203R100M0000BS
ای ایس، ایم ایس، پروٹو	125 میگاہرٹز	CMOS	1403D125M0000BX	DOC204900۔
			1403D125M0000CX
B	125 میگاہرٹز	CMOS	1403B125M0000BE	DOC204900۔
			1403B125M0000CE
EV	125 میگاہرٹز	CMOS	1403R125M0000BS	DOC204900۔
			1403R125M0000CS
ای ایس، ایم ایس، پروٹو	125 میگاہرٹز	ایل وی ڈی ایس	1203D125M0000BX	DOC203679۔
B			1203B125M0000BE
ای وی، وی			1203R125M0000BS
ای ایس، ایم ایس، پروٹو	156.25 میگاہرٹز	ایل وی ڈی ایس	1203D156M2500BX	DOC203679۔
B			1203B156M2500BE
ای وی، وی			1203R156M2500BS

اگر کسی پروگرام کو متبادل تعدد، منطق کی پیداوار، سپلائی والیوم کی ضرورت ہوتی ہے۔tage، TID لیول، یا oscillator enclosure، مندرجہ ذیل تمام Vectron High Reliability Oscillator سٹینڈرڈز کو REFCLK کے بطور استعمال کرنے کی سفارش کی جاتی ہے۔

• LVDS (See Setup Figure 2 and Figure 4):
  • DOC203679۔, Oscillator Specification, Hybrid Clock for Hi-Rel Standard, LVDS Output
  • DOC206903۔, Oscillator Specification, Hybrid Clock for Hi-Rel Standard, 300 krad Tolerant, LVDS Output
• LVPECL (See Setup Figure 7, Figure 9, and Figure 11):
  • DOC203810۔, Oscillator Specification, Hybrid Clock for Hi-Rel Standard, LVPECL Output
• CMOS (See Figure 13):
  • OS-68338, Oscillator Specification, Hybrid Clock, Hi-Rel Standard, CMOS Output (3.3V supply, 100 krad)
  • DOC206379۔, Oscillator Specification, Hybrid Clock for Hi-Rel Standard, 300 krad Tolerant CMOS (3.3V supply, 300 krad)
  • DOC204900۔, Oscillator Specification, Hybrid Clock for Hi-Rel Standard, High Frequency CMOS (2.5V/3.3V supply, 100 krad)

RTG4 FPGA REFCLK ان پٹ

RTG4 REFCLK ان پٹ کو FPGA ڈیزائنر کے ذریعے، ذیل میں درج IO معیارات میں سے کسی ایک کے ساتھ ترتیب دیا جا سکتا ہے (حوالہ: UG0567 یوزر گائیڈ، RTG4 FPGA ہائی سپیڈ سیریل انٹرفیسز کا جدول 5)۔

جدول 2: INPUT CONFIGURATION OPTIONS

SERDES_VDDI سپلائی	3.3V	2.5V	1.8V
تائید شدہ معیارات	LVTTL/LVCMOS33	LVCMOS25	LVCMOS18
	LVDS33	LVDS25 (نوٹ 1)	SSTL18-کلاس 1
	ایل وی پی ای سی ایل	آر ایس ڈی ایس	SSTL18-کلاس 2
	آر ایس ڈی ایس	Mini-LVDS	HSLT18-کلاس 1
	Mini-LVDS	SSTL25-کلاس 1	-
	-	SSTL25-کلاس 2	-

نوٹ

1. LVDS33 اور LVDS25 کے لیے، ڈیزائنرز کو RGT4 I/O صارف گائیڈ اور DS0131 RTG4 FPGA ڈیٹا شیٹ کو درست ختم کرنے اور کامن موڈ کی سفارشات کا حوالہ دینا چاہیے۔
2. HCSL ان پٹس کو براہ راست Libero کے LVDS I/O STD ان پٹ کے ساتھ تعاون کیا جاتا ہے۔ Libero میں کوئی مخصوص HCSL I/O STD دستیاب نہیں ہے اور HCSL کی ضرورت والے ڈیزائن LVDS25 I/O معیار کو استعمال کرتے ہوئے سپورٹ کیے جاتے ہیں۔

I/O اسٹینڈرڈ کو پروگرام کرنے سے متعلقہ REFCLK ان پٹ کی قسم بھی سیٹ ہو جائے گی۔ مندرجہ ذیل مقبول REFCLK ان پٹ اس ایپلیکیشن نوٹ میں سفارشات کے ساتھ پیش کیے گئے ہیں:

• LVDS25_ODT: ODT improves the signaling environment by reducing the electrical discontinuities introduced with off-die termination; thus, it enables reliable operation at higher signaling rates (Microchip_RTG4_FPGA_IO_user_Guide_UG0741_V4). This also provides the common-mode noise rejection on the transmission lines all the way to the receiver with the built-in ODT to reduce noise emission and noise interferences. An LVDS or LVPECL clock (interface circuit needed) can be used to drive the LVDS25_ODT.
• LVDS25: It is recommended to use LVDS25_ODT for best waveform and jitter performance. When LVDS25 is used an external differential termination is required. An external differential termination resistor of 200Ω (typical) may be implemented to improve the VID minimum requirement margin when using with a standard LVDS driver.
  The 200Ω load must be placed as close as possible to the RTG4 receiver input pins for better waveform and jitter performance.
• LVDS33: This is not recommended for use due to the minimum VID requirement of 0.50V, which is higher than a standard LVDS output differential voltag0.34V کا e اور کم از کم LVPECL آؤٹ پٹ فرق والیوم سے بھی زیادہ ہےtagجدول 4 کے مطابق 0.470V کا e۔
• LVPECL33: This is not recommended for use due to the VICM requirement of 1.8V maximum, which is lower than the standard LVPECL output common mode voltag2.0V کا e، اور 0.600V کم از کم VID کی ضرورت کی وجہ سے، جو کہ کم از کم LVPECL آؤٹ پٹ ڈفرنشل والیوم سے زیادہ ہے۔tagجدول 4 کے مطابق 0.470V کا e۔
• LVCMOS33/LVCMOS25: This is recommended for use. These are single-ended REFCLK Inputs, requiring no interface translating circuit for simple direct connections to reduce component count. OS-68338 3.3V clock up to 100 MHz can be used for driving LVCMOS33. The 300 krad DOC206379 3.3V clock up to 80 MHz can be used for driving LVCMOS33. For faster speed, the high frequency 2.5V/3.3V CMOS clock of DOC204900 up to 125 MHz can be used for driving LVCMOS25 (used with 2.5V clock) or LVCMOS33 (used with 3.3V clock). The max operating frequency of the high frequency CMOS DOC204900 is 160 MHz, but the application is limited to 125 MHz due to the high input capacitance 20 pF max of the RTG4 receiver. This application limit is based on the output sink/ source current capability of the oscillator clocks and the capacitive load (20 pF in this case), using the power dissipation formula.

Capacitive-Load بجلی کی کھپت کا حساب درج ذیل مساوات کے ذریعے کیا جاتا ہے۔

مساوات 1:

کہاں:
C = The load capacitance.
f = The signal frequency.
IC = The dynamic consumption current.

P=C x V CC₂ x f=V CC x I C
I C =C x V CC x f

سابق کے لیےample، 125 MHz اور 3.0V سپلائی پر، کھپت کا کرنٹ 20 pF x 3.0V x 125 MHz = 7.5 mA کے حساب سے لگایا جاتا ہے، جیسا کہ 12 mA کے تجویز کردہ سنک/ذریعہ کرنٹ سے کم ہونے کی توقع ہے (حوالہ: TI 54AC00-SP، output DOC204900 output)۔

RTG4 REFCLK ان پٹ والیومTAGای وضاحتیں اور ڈرائیور آؤٹ پٹ ڈیٹا

ان پٹ والیوم۔tagRTG4 REFCLK ان پٹ کی ضروریات کو جدول 3 میں درج کیا گیا ہے تاکہ جدول 4 میں پیش کردہ ڈرائیور آؤٹ پٹ ڈیٹا کو تفصیلات کی حدیں فراہم کی جاسکیں۔

جدول 3: RTG4 SERDES REFCLK INPUT VOLTAGای وضاحتیں (نوٹ 1)

REFCLK ان پٹ	سپلائی جلدtage (VDDI)	VID (نوٹ 2)			Vآئی سی ایم (نوٹ 2)
		کم از کم	ٹائپ کریں۔	زیادہ سے زیادہ	کم از کم	ٹائپ کریں۔	زیادہ سے زیادہ
LVDS25_ODT	2.5V ±5%	0.20V	0.35V	2.40V	0.05V	1.25V	1.50V
LVDS25	2.5V ±5%	0.20V	0.35V	2.40V	0.05V	1.25V	2.20V
LVDS33 (نوٹ 3)	3.3V ±5%	0.50V	-	2.40V	0.60V	1.25V	1.80V
LVPECL33 (نوٹ 3)	3.3V ±5%	0.60V	-	2.40V	0.60V	-	1.80V
-		VIL			VIH
LVCMOS25	2.5V ±5%	0.30V	-	0.70V	1.7V	-	2.625V
LVCMOS33	3.3V ±5%	0.30V	-	0.80V	2.0V	-	3.450V

نوٹ

1. See Microchip RTG4_FPGA data sheet for more details on SerDes REFCLK Input Voltage نردجیکرن.
2. Figure 1 depicts the VID and VICM for the differential inputs. Note that VID is half of VDiff, and is equivalent to a single-ended signal referenced from one input to ground.
3. Do not use LVDS33 and LVPECL33 as explained in the RTG4 FPGA REFCLK INPUTS section for LVDS33 and LVPECL33. These specification limits compared with the output data ranges in Table 4 are used to support this conclusion.
   

تصویر 1: VID اور VICM تفریق ان پٹ کے لیے۔

نیز، VICM اور VID کو درج ذیل فارمولوں کی شرائط کو پورا کرنا ہوگا:

مساوات 2:

VICM + (V ID/2)< VDDI + 0.4V
اور
VICM- (VID/2)>–0.3V

جدول 4: CLOCK DRIVER INTERFACE CONFIGURATION AND OUTPUT DATA (Note 1)

سیٹ اپ کا پیکر	انٹرفیس کنفیگریشن	VID (نوٹ 2)			Vآئی سی ایم (نوٹ 2)
		کم از کم	ٹائپ کریں۔	زیادہ سے زیادہ	کم از کم	ٹائپ کریں۔	زیادہ سے زیادہ
تصویر 2 (نوٹ 3)	LVDS to LVDS25_ODT Direct Interface	0.250V	0.340V	0.450V	1.125V	1.250V	1.450V
تصویر 4 (نوٹ 4)	LVDS to LVDS25 200Ω Termination	0.520V	0.610V	0.720V	1.125V	1.350V	1.500V
تصویر 7 (نوٹ 5)	LVPECL to LVDS25_ODT VICM 3.3V-Bias	0.470V	0.800V	0.950V	نوٹ 5	1.240V	نوٹ 5
تصویر 9 (نوٹ 6)	LVPECL to LVDS25_ODT VICM Self-Bias	0.470V	0.800V	0.950V	1.030V	1.233V	1.437V
تصویر 11 (نوٹ 7)	LVPECL to LVDS25_ODT VICM Self-Bias2	0.289V	0.493V	0.586V	1.030V	1.233V	1.437V
-		VIL			VIH
تصویر 13 (نوٹ 8)	CMOS سے LVCMOS33	0.297V	0.330V	0.363V	2.673V	2.970V	3.267V
(نوٹ 8)	CMOS سے LVCMOS25	0.237V	0.250V	0.263V	2.138V	2.250V	2.363V

نوٹ

1. Output Data is recorded as VID and VICM to be consistent with the RTG4 REFCLK Inputs Voltagای حوالہ جات. گھڑی کے ماخذ کے استعمال اور انٹرفیس سرکٹس کے بارے میں تفصیلات کے لیے سیٹ اپ کے اعداد و شمار اور نتیجے میں لہراتی شکلیں دیکھیں۔ اضافی معلومات کے لیے Jitter Measurements کا سیکشن بھی دیکھیں۔
2. VID and VICM are referenced to Ground. VID is a single-ended signal measured at the input of the RTG4 receiver to correspond with the specification VID of the RTG4 REFCLK Inputs (see Note 2 of Table 3). All the logic levels also meet the conditions of the formulas required for the RTG4 REFCLK Inputs: VICM + (VID/2) < VDDI + 0.4V and VICM – (VID/2) > –0.3V.
3. Setup Figure 2: The VID and VICM limits are defined by the output voltagویکٹران کے جدول 2 سے ای لیولز
   DOC203679 for standard LVDS.
4. Setup Figure 4: The typical values of VID and VICM are determined by measurements.
5. Setup Figure 7: The VID range is determined using the output voltagویکٹران DOC203810 کے جدول 2 سے e لیولز، "آؤٹ پٹ والیومtage: VOH = VCC – 1.085 to VCC – 0.880, VOL = VCC – 1.830 to VCC – 1.555”.
   The biasing network resistors (R3 to R6) and its supply voltage اس اسکیم کے لیے VICM رینج کا تعین کرے گا۔
6. Setup Figure 9: The VID range is determined using the output voltagویکٹران DOC203810 کے جدول 2 سے e لیولز، "آؤٹ پٹ والیومtage: VOH = VCC – 1.085 to VCC – 0.880, VOL = VCC – 1.830 to VCC – 1.555”.
   The LVPECL output common mode voltage is calculated as VCC – 1.3V. With a VCC of 3.3V ±10%, the VICM ranges from 1.030V to 1.437V for this interface scheme with the resistor nominal values.
7. Setup Figure 11: The VID range is determined using the output voltagویکٹران کے جدول 2 سے ای لیولز
   DOC203810، "آؤٹ پٹ والیومtage: VOH = VCC – 1.085 to VCC – 0.880, VOL = VCC – 1.830 to VCC – 1.555”, and through the voltage divider, the 51Ω and 82Ω resistor network. The LVPECL output common mode voltage is calculated as VCC – 1.3V. With a VCC of 3.3V ±10%, the VICM ranges from 1.030V to 1.437V for this interface scheme with the resistor nominal values.
8. Setup Figure 13: The VIL and VIH range is determined by the standard CMOS logic levels as VIL = VCC x 0.1 and VIH = VCC x 0.9, where VCC is the supply voltage 3.3V ±10% یا 2.5V ±5%۔

RTG4 اسکریننگ لیولز کا موازنہ بمقابلہ۔ آسیلیٹر اسکریننگز اور پیڈیگریز

MIL-PRF-38535 (تابکاری سخت الیکٹرانکس کے لیے) اور MIL-PRF55310 (کرسٹل آسیلیٹرز کے لیے) میں درج تقاضوں میں فرق کی وجہ سے، اسکریننگ کی سطحوں اور اجزاء کی پیڈیگریز میں قطعی مماثلتیں دستیاب نہیں ہیں۔ جدول 5 RTG4 کے لیے اسکریننگ کی سطحوں کا خلاصہ کرتا ہے، اور Vectron Oscillators کے لیے تجویز کردہ متعلقہ اسکریننگ اور پیڈیگری لیولز۔ صارفین کو دوبارہ کرنے کی ترغیب دی جاتی ہے۔view مکمل تعمیل کو یقینی بنانے کے لیے مشن کی اہم ایپلی کیشنز کے لیے قابل اطلاق تصریحات۔

جدول 5: RTG4 SCREENING LEVELS VS. OSCILLATOR SCREENING AND PEDIGREES

RTG4 اسکریننگ سطح	آسکیلیٹر اسکریننگ	Oscillator Component Pedigree	تفصیل
ای ایس، ایم ایس، پروٹو	X	D	Engineering Model Hardware using high reliability design with com- metrical grade components and non-swept quartz.
B	E	B	ملٹری گریڈ ہارڈ ویئر ملٹری گریڈ کے اجزاء اور سویپٹ کوارٹز کے ساتھ اعلی قابل اعتماد ڈیزائن کا استعمال کرتے ہوئے۔
ای وی، وی	S	R	100 کریڈ ڈائی، اسپیس گریڈ کے اجزاء، اور سویپٹ کوارٹز کے ساتھ اسپیس گریڈ ہارڈ ویئر۔

GENERAL RECOMMENDATIONS AND SUMMARY

1. When an external resistor like the 200Ω termination for differential driving is used, it must be placed as close as possible to the differential receiver input pins. Otherwise, waveform and jitter will greatly degrade.
2. RTG4 differential receiver must be terminated at the inputs either with an external resistor (100Ω or 200Ω) or with ODT (RTG4 On-Die Termination) for all clock driver types for best waveform and jitter performance.
3. The clock oscillator driver should be placed as close as possible to the input pins of the RTG4 receiver to help reduce interferences and minimize reflection on the transmission line due to possible impedance mismatching.
4. It is recommended to use the drivers and interface circuits listed in Table 4. Do not use the RTG4 REFCLK Inputs LVDS33 and LVPECL33.

جدول 6: RTG4 REFCLK INPUTS AND CLOCK DRIVER MATRIX

سگنل کی قسم	RTG4	ویکٹران کلاک ڈرائیور
	REFCLK ان پٹ	گھڑی کی قسم۔	مخصوص ڈرائنگ	Radiation Tolerance	سپلائی جلدtage	زیادہ سے زیادہ تعدد	ٹرمینیشن سرکٹ
تفریق	LVDS25_ODT	ایل وی ڈی ایس	DOC203679۔	100 کریڈ	3.3V	200 میگاہرٹز	براہ راست انٹرفیس تصویر 2
			DOC206903۔	300 کریڈ	3.3V	200 میگاہرٹز
	LVDS25_ODT	ایل وی پی ای سی ایل	DOC203810۔	50 کریڈ (ELDRS)	3.3V	700 میگاہرٹز	تصویر 7, تصویر 9, تصویر 11
	LVDS25	ایل وی ڈی ایس	DOC203679۔	100 کریڈ	3.3V	200 میگاہرٹز	200Ω ، تصویر 4
			DOC206903۔	300 کریڈ	3.3V	200 میگاہرٹز
	LVDS33	استعمال نہ کریں۔
	LVPECL33	استعمال نہ کریں۔
سنگل ختم	LVCMOS33	CMOS	OS-68338	100 کریڈ	3.3V	100 میگاہرٹز	براہ راست انٹرفیس تصویر 13
			DOC204900۔	100 کریڈ	3.3V	125 میگاہرٹز
			DOC206379۔	300 کریڈ	3.3V	80 میگاہرٹز
	LVCMOS25	CMOS	DOC204900۔	100 کریڈ	2.5V	125 میگاہرٹز	براہ راست انٹرفیس تصویر 13

For differential signal application, the only choice for RTG4 to set to is LVDS25_ODT (used with LVDS or LVPECL clock driver) or LVDS25 (used with LVDS clock driver and external 200Ω termination). The CMOS single-ended signal solution offers the best Total Jitter and Deterministic Jitter performance (See Jitter Measurements Table 7, Table 8, and Table 9), simple direct interface and options to use either the 2.5V or 3.3V supply, but speed is limited to 100 MHz (OS-68338), 80 MHz (DOC206379) and 125 MHz (DOC204900) for the three Vectron CMOS clocks.

سرکٹ انٹرفیس اور ڈیٹا

تصویر 2: LVDS سے RTG4 LVDS25_ODT، براہ راست انٹرفیس۔

تصویر 3: Measured Waveforms, LVDS to LVDS25_ODT, Direct Interface (Waveforms Measured on RTG4 DevKit).

نوٹ

1. A LeCroy active probe ZS1500 1.5 GHz was used for the measurements. VID1 and VID2 were measured with reference to Ground at room temperature.
2. See Figure 2 for the setup diagram. The oscillator clock driver (1204R156M25000BF used) was mounted on the RTG4 DevKit in place of the REFCLK 125 MHz (disabled and isolated) and the whole board was tested over temperature from –40°C to +85°C with Microchip EPCS Demo GUI software used to check for the error-free transmission loop.

تصویر 4: LVDS to RTG4 LVDS25 External 200Ω Termination.

تصویر 5: Setup Diagram for LVDS 200Ω Termination.

نوٹ

1. This test setup was used to measure the waveforms for the diagram Figure 4 to present here in place of the waveforms measured on the RTG4 DevKit. The waveforms measured on the DevKit using the setup of Figure 4 were not so representative because the 200Ω load resistor used with the RTG4 LVDS25 couldn’t be placed as close to the receiver inputs as recommended to obtain good waveforms.
2. The load was placed at the input of the oscilloscope for better waveform measurements. Only half of the signal was measured using this setup. The 50Ω series resistors connected via the oscilloscope ground form a load of 200Ω between two outputs of the LVDS oscillator. The clock source used was 1204R156M25000BF.

اعداد و شمار 6: Measured Waveforms, LVDS to LVDS25, External 200Ω Termination (Waveforms Measured with Bench Fixture and 50Ω Coax Cables).

نوٹ

1. The actual signal is two times the measured value, as explained in Figure 5. Waveform was measured at room temperature.

تصویر 7: LVPECL سے LVDS25_ODT، VICM 3.3V-Bias۔

نوٹ

1. Use 1 kΩ for R4 and R6 if a supply voltagبائیسنگ نیٹ ورک کے لیے 2.5V کا e استعمال کیا جاتا ہے۔
2. C1 and C2 of 0.1 µF not only serve as a DC block, but also provide a full LVPECL differential signal swing to drive the receiver with little attenuation. The AC-coupling capacitors should have low ESR and low inductance at targeted clock frequency.

تصویر 8: Measured Waveforms, LVPECL to LVDS25_ODT, VICM 3.3V-Bias (Waveforms Measured on RTG4 DevKit).

نوٹ

1. A LeCroy active probe ZS1500 1.5 GHz was used for the measurements. VID1 and VID2 were measured with reference to Ground at room temperature.
2. See Figure 7 for the setup diagram. The oscillator clock driver (1304R156M25000BF used) was mounted on the RTG4 DevKit in place of the REFCLK 125 MHz (disabled and isolated) for testing.

تصویر 9: LVPECL to LVDS25_ODT, V آئی سی ایم Self-Bias.

نوٹ

1. This VICM Self-Bias Termination is an alternative to that of Figure 7. This scheme requires no external supply voltage بائیسنگ کے لیے اور شکل 7 کے مقابلے میں دو ریزسٹروں کو بچاتا ہے۔
2. C1 and C2 of 0.1 µF provide a full LVPECL differential signal swing to drive the receiver with little attenuation. The AC-coupling capacitors should have low ESR and low inductance at targeted clock frequency.

تصویر 10: Measured Waveforms, LVPECL to LVDS25_ODT, VICM Self-Bias (Waveforms Measured on RTG4 DevKit).

نوٹ

1. A LeCroy active probe ZS1500 1.5 GHz was used for the measurements. VID1 and VID2 were measured with reference to Ground at room temperature.
2. See Figure 9 for the setup diagram. The oscillator clock driver (1304R156M25000BF used) was mounted on the RTG4 DevKit in place of the REFCLK 125 MHz (disabled and isolated) for testing.

تصویر 11: LVPECL سے LVDS_ODT، VICM Self-bias2۔

نوٹ

1. This VICM Self-Bias termination is similar to the setup of Figure 9 without the coupling capacitors C1 and C2. The driver output signal is divided down by the resistor network but is still large enough to drive the RTG4 LVDS25_ODT. The rad-hard oscillator 1304R156M25000BF can be used for the clock source.

تصویر 12: Simulated Waveforms, LVPECL to LVDS25_ODT, VICM Self-Bias2 (Keysight ADS 2017 software used).

IGURE 13: CMOS سے RTG4 LVCMOS33۔

نوٹ

1. A Vectron OS-68338 1103R100M00000BF 3.3V CMOS clock was used in the setup to drive the RTG4 LVCMOS33 and the waveform at Q was measured and presented in Figure 14.

تصویر 14: پیمائش شدہ ویوفارمز، CMOS CLOCK (OS-68338 100 MHz) سے LVCMOS33۔

نوٹ

1. A LeCroy active probe ZS1500 1.5 GHz was used for the measurement. The waveform was measured at the output of the clock driver at room temperature.
2. See Figure 13 for the setup diagram. The oscillator clock driver (1103R100M00000BF used) was mounted on the RTG4 DevKit in place of the REFCLK 125 MHz (disabled and isolated) for testing.

ہلچل کی پیمائش

SerDes کے ہر ٹرانسمیٹر کے اندر، TXPLL کو حوالہ گھڑی کے ذریعہ فراہم کردہ ٹائم بیس براہ راست SerDes سیریل آؤٹ پٹ ڈیٹا کے معیار کو متاثر کرتا ہے۔ TXPLL کو موصول ہونے والی ریفرنس کلاک پر موجود گڑبڑ اور مرحلے کے تغیرات اس کے تیار کردہ تیز رفتار سیریل ڈیٹا اسٹریم پر بھی ظاہر ہوں گے۔ مندرجہ ذیل ڈیٹا مختلف حوالہ گھڑی اسکیموں کا استعمال کرتے ہوئے SerDes سے تیز رفتار سیریل ڈیٹا کے گھناؤنے مواد کی نمائندگی کرتا ہے۔ زیر نظر ڈیٹا 3.125 Gbps PRBS7 ڈیٹا اسٹریم کے معیار کو ظاہر کرتا ہے جو زیر بحث حوالہ گھڑی کے حل کے ساتھ منتقل ہوتا ہے۔

تصویر 15: جٹر ڈیٹا، LVDS سے LVDS25_ODT، براہ راست انٹرفیس (سیٹ اپ شکل 2)۔

تصویر 16: آئی ڈایاگرام، LVDS سے LVDS25_ODT، براہ راست انٹرفیس (سیٹ اپ شکل 2)۔

تصویر 17: Jitter Data, LVDS to LVDS25 200Ω External Termination (Setup Figure 4).

تصویر 18: Eye Diagram, LVDS to LVDS25 200Ω External Termination (Setup Figure 4).

تصویر 19: جٹر ڈیٹا، LVPECL سے LVDS25_ODT (سیٹ اپ شکل 9)۔

تصویر 20: آئی ڈائیگرام، LVPECL سے LVDS25_ODT (سیٹ اپ شکل 9)۔

مندرجہ ذیل جدولوں میں مائیکروسیمی کیریکٹرائزیشن ٹیم کے ذریعے کیے گئے مطالعہ کو پیش کیا گیا ہے، جس میں SerDes ٹرانسمیٹ جِٹر کا مختلف RefClk اقسام سے موازنہ کیا گیا ہے۔

جدول 7: JITTER DATA, RTG4 SERDES OUTPUT AT 3.125 GBPS FOR ALL REFCLK STANDARDS.

ڈیوائس نمبر	عارضی	والیومtagای شرط	پیرامیٹر	LVDS 2.5V	LVCMOS 2.5V	LVCMOS 3.3V	SSTL 1.8V	SSTL 2.5V	HSTL 1.8V
902	125°C	کم از کم	Total Jitter (mUI)	318	309	306	481	371	445
			ڈیٹرمنسٹک جٹر (mUI)	257	266	265	438	328	403
	25°C	ٹائپ کریں۔	Total Jitter (mUI)	343	289	287	355	406	358
			ڈیٹرمنسٹک جٹر (mUI)	291	246	247	315	366	318
	-55 C	زیادہ سے زیادہ	Total Jitter (mUI)	257	263	273	340	458	316
			ڈیٹرمنسٹک جٹر (mUI)	221	222	232	304	414	275
905	125°C	کم از کم	Total Jitter (mUI)	309	304	301	429	362	453
			ڈیٹرمنسٹک جٹر (mUI)	250	263	259	386	317	409
	25°C	ٹائپ کریں۔	Total Jitter (mUI)	325	287	286	371	458	364
			ڈیٹرمنسٹک جٹر (mUI)	275	251	246	334	422	326
	-55 C	زیادہ سے زیادہ	Total Jitter (mUI)	336	265	277	307	423	320
			ڈیٹرمنسٹک جٹر (mUI)	297	226	237	270	381	278
911	125°C	کم از کم	Total Jitter (mUI)	350	320	294	402	435	435
			ڈیٹرمنسٹک جٹر (mUI)	286	276	250	357	391	390
	25°C	ٹائپ کریں۔	Total Jitter (mUI)	332	303	301	427	451	333
			ڈیٹرمنسٹک جٹر (mUI)	273	257	253	384	407	291
	-55 C	زیادہ سے زیادہ	Total Jitter (mUI)	320	277	264	312	385	331
			ڈیٹرمنسٹک جٹر (mUI)	278	239	223	271	342	293

جدول 8: JITTER DATA, RTG4 SERDES OUTPUT AT 2.5 GBPS FOR ALL REFCLK STANDARDS.

ڈیوائس نمبر	عارضی	والیومtagای شرط	پیرامیٹر	LVDS 2.5V	LVCMOS 2.5V	LVCMOS 3.3V	SSTL 1.8V	SSTL 2.5V	HSTL 1.8V
902	125°C	کم از کم	Total Jitter (mUI)	202	164	168	188	188	224
			ڈیٹرمنسٹک جٹر (mUI)	164	135	129	157	159	216
	25°C	ٹائپ کریں۔	Total Jitter (mUI)	200	143	146	181	214	241
			ڈیٹرمنسٹک جٹر (mUI)	170	117	120	151	185	213
	-55 C	زیادہ سے زیادہ	Total Jitter (mUI)	169	161	148	186	186	231
			ڈیٹرمنسٹک جٹر (mUI)	136	135	122	159	159	168
905	125°C	کم از کم	Total Jitter (mUI)	174	165	167	187	194	217
			ڈیٹرمنسٹک جٹر (mUI)	146	131	136	153	166	190
	25°C	ٹائپ کریں۔	Total Jitter (mUI)	189	144	147	173	190	242
			ڈیٹرمنسٹک جٹر (mUI)	163	118	118	147	161	196
	-55 C	زیادہ سے زیادہ	Total Jitter (mUI)	157	152	146	190	187	229
			ڈیٹرمنسٹک جٹر (mUI)	130	127	120	161	158	156
911	125°C	کم از کم	Total Jitter (mUI)	193	185	184	200	223	252
			ڈیٹرمنسٹک جٹر (mUI)	166	151	147	169	177	190
	25°C	ٹائپ کریں۔	Total Jitter (mUI)	182	163	175	197	196	215
			ڈیٹرمنسٹک جٹر (mUI)	151	131	143	164	163	159
	-55 C	زیادہ سے زیادہ	Total Jitter (mUI)	159	145	150	208	199	182
			ڈیٹرمنسٹک جٹر (mUI)	134	119	118	166	169	155

جدول 9: JITTER DATA, RTG4 SERDES OUTPUT AT 1.25 GBPS FOR ALL REFCLK STANDARDS.

ڈیوائس نمبر	عارضی	والیومtagای شرط	پیرامیٹر	LVDS 2.5V	LVCMOS 2.5V	LVCMOS 3.3V	SSTL 1.8V	SSTL 2.5V	HSTL 1.8V
902	125°C	کم از کم	Total Jitter (mUI)	92	106	99	134	95	114
			ڈیٹرمنسٹک جٹر (mUI)	73	85	80	114	66	91
	25°C	ٹائپ کریں۔	Total Jitter (mUI)	100	99	99	88	99	108
			ڈیٹرمنسٹک جٹر (mUI)	16	77	76	68	76	79
	-55 C	زیادہ سے زیادہ	Total Jitter (mUI)	97	93	94	114	91	106
			ڈیٹرمنسٹک جٹر (mUI)	78	73	72	90	65	84
905	125°C	کم از کم	Total Jitter (mUI)	100	100	106	97	122	130
			ڈیٹرمنسٹک جٹر (mUI)	76	74	87	69	90	101
	25°C	ٹائپ کریں۔	Total Jitter (mUI)	90	97	104	103	103	99
			ڈیٹرمنسٹک جٹر (mUI)	66	70	83	79	80	77
	-55 C	زیادہ سے زیادہ	Total Jitter (mUI)	98	87	91	115	98	100
			ڈیٹرمنسٹک جٹر (mUI)	79	67	70	93	71	74
911	125°C	کم از کم	Total Jitter (mUI)	82	108	117	137	730	155
			ڈیٹرمنسٹک جٹر (mUI)	65	79	97	105	101	107
	25°C	ٹائپ کریں۔	Total Jitter (mUI)	115	115	776	108	110	146
			ڈیٹرمنسٹک جٹر (mUI)	90	83	85	72	82	116
	-55 C	زیادہ سے زیادہ	Total Jitter (mUI)	99	96	104	111	117	91
			ڈیٹرمنسٹک جٹر (mUI)	75	78	81	78	90	62

استعمال شدہ ہارڈ ویئر اور سافٹ ویئر ٹولز

The RTG4 Development Kit was used for testing the reference clocks and for waveform measurements. The RTG4 Development Kits on-board REFCLK CCLD-033-50-125.000 oscillator was disabled, isolated, and replaced with the Vectron clock driver LVPECL or LVDS along with the interface circuit for each testing of the clock types. Also, in-house test fixtures were developed for the specific tests of LVDS with a 200Ω load.

مائیکرو چِپ سافٹ ویئر Libero SoC V11.9 کا استعمال RTG4 ڈویلپمنٹ کٹس کو پروگرام کرنے، پروجیکٹ ڈیزائن لوڈ کرنے اور متعلقہ گھڑی کے ساتھ جانچ کے لیے SerDes REFCLK ان پٹ ریسیور کی قسم کو سیٹ کرنے کے لیے کیا گیا تھا۔ Microchip EPCS Demo GUI کا استعمال RTG4 ٹرانسمیٹر اور SerDes بلاک کے رسیور کے درمیان غلطی سے پاک ڈیٹا لوپ کو جانچ کر سگنل کے معیار کو جانچنے کے لیے، اور RTG4 ڈیولپمنٹ بورڈ میں کلاک سرکٹ کنکشن کی تصدیق کے لیے بھی کیا گیا تھا۔

Keysight ADS 2017 was used to generate circuit diagrams and for simulations when needed; IBIS models used in the simulations were Microsemi RTG4 REFCLK Receiver rt4g_msio.ibs, Michel Semiconductor ibisTop_100el16 in sc07p07el0160a, Aero flex/Chobham ut54lvds031lvucc.ibs, and Fairchild ACT3301 cgs3311m 3_3V.ibs.

حوالہ جات، متعلقہ WEBسائٹس، اور ڈیٹا شیٹس

• Microchip Hi-Rel Clock Oscillator Landing Page: Space Oscillators
• Microchip RTG4 Radiation-Tolerant FPGAs: https://www.microsemi.com/product-directory/rad-tolerant-fpgas/
  3576-rtg4#documents
• Microchip DS0131 Data Sheet RTG4 FPGA: https://www.microsemi.com/document-portal/doc_view/135193-
  ds0131-rtg4-fpga-datasheet
• Microchip RTG4 Development Kits: https://www.microsemi.com/product-directory/dev-kits-solutions/3865-rtg4-kits
• Microchip DG0624 Demo Guide RTG4 FPGA SerDes EPCS Protocol Design: https://www.microsemi.com/document-portal/doc_download/135196-dg0624-rtg4-fpga-serdes-epcs-protocol-design-libero-soc-v11-9-sp1-demoguide
• Microchip UG0567, RTG4 FPGA High Speed Serial Interfaces User Guide: https://www.microsemi.com/document-portal/doc_download/134409-ug0567-rtg4-fpga-high-speed-serial-interfaces-user-guide
• Microchip SY100EL16V: https://www.microchip.com/wwwproducts/en/SY100EL16V
• Front grade Technologies, UT54LVDS031LV/E Quad Driver: https://www.frontgrade.com/sites/default/files/documents/Datasheet-UT54LVDS031LVE.pdf
• Keysight Technologies, Advanced Design Systems (ADS): https://www.keysight.com/en/pc-1297113/advanced-design-system-adscc=US&lc=eng
• TI SN54AC00-SP Radiation Hardened Quad 2 Input NAND Gate: http://www.ti.com/lit/ds/symlink/sn54ac00-sp.pdf

MICROCHIP INFORMATION

ٹریڈ مارکس

"Microchip" کا نام اور لوگو، "M" لوگو، اور دیگر نام، لوگو، اور برانڈز Microchip Technology Incorporated یا ریاستہائے متحدہ اور/یا دیگر ممالک میں اس کے ملحقہ اور/یا ذیلی اداروں کے رجسٹرڈ اور غیر رجسٹرڈ ٹریڈ مارک ہیں ("Microchip) ٹریڈ مارکس")۔ مائیکرو چِپ ٹریڈ مارکس سے متعلق معلومات یہاں پر مل سکتی ہیں۔ https://www.microchip.com/en-us/about/legalinformation/microchiptrademarks.

ISBN: 979-8-3371-1916-8

قانونی نوٹس

یہ اشاعت اور اس میں موجود معلومات کو صرف مائیکرو چِپ پروڈکٹس کے ساتھ استعمال کیا جا سکتا ہے، بشمول آپ کی درخواست کے ساتھ مائیکرو چِپ پروڈکٹس کو ڈیزائن، ٹیسٹ اور انٹیگریٹ کرنا۔ کسی دوسرے طریقے سے اس معلومات کا استعمال ان شرائط کی خلاف ورزی کرتا ہے۔ ڈیوائس ایپلیکیشنز سے متعلق معلومات صرف آپ کی سہولت کے لیے فراہم کی جاتی ہیں اور اپ ڈیٹس کے ذریعے اس کی جگہ لے لی جا سکتی ہے۔ یہ یقینی بنانا آپ کی ذمہ داری ہے کہ آپ کی درخواست آپ کی وضاحتوں کے مطابق ہو۔ اضافی سپورٹ کے لیے اپنے مقامی مائیکرو چِپ سیلز آفس سے رابطہ کریں یا اضافی سپورٹ حاصل کریں۔ www.microchip.com/en-us/support/design-help/client-support-services.

یہ معلومات مائیکروچپ "جیسا ہے" کے ذریعہ فراہم کی گئی ہے۔ مائیکروچپ کسی بھی قسم کی کوئی نمائندگی یا وارنٹی نہیں دیتا خواہ ظاہر ہو یا مضمر، تحریری ہو یا زبانی، قانونی یا بصورت دیگر، معلومات سے متعلق جس میں شامل ہے لیکن محدود نہیں غیر خلاف ورزی، تجارتی صلاحیت، اور کسی خاص مقصد کے لیے فٹنس، یا اس کی حالت، معیار، یا کارکردگی سے متعلق وارنٹی۔

کسی بھی صورت میں مائیکروچپ کسی بھی بالواسطہ، خصوصی، تعزیری، اتفاقی، یا نتیجے میں ہونے والے نقصان، نقصان، لاگت، یا کسی بھی قسم کے اخراجات کے لیے ذمہ دار نہیں ہوگی، یہاں تک کہ اگر مائیکروچپ کو امکان کے بارے میں مشورہ دیا گیا ہو یا نقصانات کا اندازہ لگایا جا سکتا ہے۔ قانون کی طرف سے اجازت دی گئی مکمل حد تک، معلومات یا اس کے استعمال سے متعلق کسی بھی طرح سے تمام دعووں پر مائیکروچپ کی کل ذمہ داری فیس کی رقم سے زیادہ نہیں ہوگی، اگر آپ کو کسی بھی صورت میں، معلومات کے لیے مائکروچپ۔

لائف سپورٹ اور/یا حفاظتی ایپلی کیشنز میں مائیکرو چِپ ڈیوائسز کا استعمال مکمل طور پر خریدار کے خطرے میں ہے، اور خریدار اس طرح کے استعمال کے نتیجے میں ہونے والے کسی بھی اور تمام نقصانات، دعووں، سوٹوں، یا اخراجات سے بے ضرر مائیکرو چِپ کا دفاع، معاوضہ اور اسے رکھنے پر متفق ہے۔ کسی بھی مائیکرو چِپ دانشورانہ املاک کے حقوق کے تحت کوئی لائسنس، واضح طور پر یا دوسری صورت میں نہیں دیا جاتا جب تک کہ دوسری صورت میں بیان نہ کیا جائے۔

مائیکرو چِپ ڈیوائسز کوڈ پروٹیکشن فیچر

مائیکرو چِپ پروڈکٹس پر کوڈ پروٹیکشن فیچر کی درج ذیل تفصیلات نوٹ کریں:

• مائیکرو چِپ مصنوعات اپنی مخصوص مائیکرو چِپ ڈیٹا شیٹ میں موجود تصریحات کو پورا کرتی ہیں۔
• مائیکرو چِپ کا خیال ہے کہ اس کی مصنوعات کا خاندان محفوظ ہے جب اسے مطلوبہ انداز میں، آپریٹنگ تصریحات کے اندر، اور عام حالات میں استعمال کیا جائے۔
• مائیکروچپ قدروں اور جارحانہ طور پر اپنے دانشورانہ املاک کے حقوق کا تحفظ کرتی ہے۔ مائیکرو چِپ پروڈکٹ کے کوڈ پروٹیکشن فیچرز کی خلاف ورزی کرنے کی کوششیں سختی سے ممنوع ہیں اور ڈیجیٹل ملینیم کاپی رائٹ ایکٹ کی خلاف ورزی کر سکتی ہیں۔
• نہ تو مائکروچپ اور نہ ہی کوئی دوسرا سیمی کنڈکٹر بنانے والا اس کے کوڈ کی حفاظت کی ضمانت دے سکتا ہے۔
  Code protection does not mean that we are guaranteeing the product is “unbreakable”. Code protection is constantly evolving. Microchip is committed to continuously improving the code protection features of our products.

© 2019-2025 Microchip Technology Inc. اور اس کے ذیلی ادارے

دستاویزات / وسائل

مائکروچپ RTG4 تابکاری برداشت کرنے والی جنریشن4 [پی ڈی ایف] ہدایات دستی RTG4، RTG4 تابکاری برداشت کرنے والی نسل4، RTG4، تابکاری کو برداشت کرنے والی نسل4، برداشت کرنے والی نسل4، نسل4

حوالہ جات

• صارف دستی